張平

內(nèi)存是計(jì)算機(jī)技術(shù)的重要組成部分，經(jīng)歷了長時間的競爭更替和路線選擇之后，PC內(nèi)存技術(shù)被穩(wěn)定在以DDR技術(shù)為基礎(chǔ)的發(fā)展路線上。從DDR到DDR2、DDR3，今天主流的內(nèi)存已進(jìn)化至DDR4。樂觀估計(jì)，DDR5將從2019年起降臨市場，成為全新一代內(nèi)存技術(shù)方案。相比現(xiàn)有產(chǎn)品，DDR5帶來了更高的帶寬、更大的容量和更出色的安全性。正所謂“長江后浪推前浪”，在DDR5正式降臨之前，請跟隨本文一起來了解一下它的技術(shù)特點(diǎn)和產(chǎn)品特性吧！

什么是Bank（數(shù)據(jù)塊）和Bank Group（數(shù)據(jù)組）？

有關(guān)Bank和Bank Goup的設(shè)計(jì)，DDR5實(shí)際上是沿襲DDR4的設(shè)計(jì)方案，但是在內(nèi)部并行程度和預(yù)取值、總線方面進(jìn)行了深入的改進(jìn)。本刊在2013年介紹DDR4內(nèi)存時已經(jīng)詳細(xì)解讀過Bank和Bank Goup的內(nèi)容，在這里簡要回顧一下以饗讀者。

內(nèi)存的物理頻率受制于其工作原理是基本沒有太大的提升空間的。從sDRAM時代到現(xiàn)在，內(nèi)存的物理頻率一直都在100MHz-266MHz這個不大的范圍內(nèi)運(yùn)行。人們提升實(shí)際的數(shù)據(jù)帶寬，依靠的是頻率之外的手段。DDR內(nèi)存采用的是在時鐘上下沿傳輸數(shù)據(jù)，預(yù)取值提升為2，數(shù)據(jù)傳輸頻率相當(dāng)于達(dá)到了SDRAM的2倍，因此才有了DDR 266，DDR 400等經(jīng)典型號（其實(shí)際頻率依舊運(yùn)行在133MHz和200MHz這樣的水平）。在DDR2時代，預(yù)取值進(jìn)一步提升到了4，數(shù)據(jù)傳輸頻率再度提升。在DDR3時代，內(nèi)存的預(yù)取值就已經(jīng)提升到了8n。一般來說，更大的預(yù)取值可以在一次傳輸中傳輸更多的數(shù)據(jù)，但是同時也帶來了更長的延遲。因此，在隨后的DDR4時代，預(yù)取值并沒有進(jìn)一步提升到16n，而是繼續(xù)采用了8n的方式，但是通過全新設(shè)計(jì)的I/O總線和新的Bank Goup，也帶來了性能的翻倍提升。

那么，Bank Goup是如何帶來存儲能力提升的呢？舉例來說，將內(nèi)存拆開來看，實(shí)際上內(nèi)存就是一個自帶運(yùn)輸能力的倉庫。倉庫本身的存儲能力和倉庫的運(yùn)輸能力是不同的，倉庫的存儲能力，包含存儲容量和存取速度;倉庫的運(yùn)輸能力是指如何盡可能快地將數(shù)據(jù)傳輸?shù)酵獠俊Ｒ訢DR3為例，在8n預(yù)取的情況下，一次存儲8bit數(shù)據(jù)，即使以100MHz的物理頻率來衡量的話，其名義的數(shù)據(jù)存儲頻率都提升到了800MHz。但是物理頻率上升總有限度，DDR3的規(guī)格在提升到DDR3 2133之后，就變得難以為繼了。

在DDR3時代，繼續(xù)提升倉庫的存取速度遇到了難題，尤其是預(yù)取在已經(jīng)達(dá)到8n的情況下難以進(jìn)一步提升。專家們的辦法是：針對目前一個倉庫只配備一個內(nèi)部存取中心的做法，如果將一個大倉庫拆分開來，分為兩個或者四個小倉庫，為每個小倉庫都配備一個內(nèi)部存取中心的話，會怎么樣？當(dāng)數(shù)據(jù)來臨時，會被分為兩份或者四份分別存入這四個小倉庫，這相當(dāng)于直接將速度提升了兩倍到四倍之多。

對應(yīng)到產(chǎn)品上來，從DDR4開始，DDR內(nèi)存在內(nèi)部設(shè)計(jì)了BankGroup架構(gòu)，每個Bank Group可以獨(dú)立讀寫數(shù)據(jù)，也可以根據(jù)需求配置為不同的容量。這樣一來內(nèi)部的數(shù)據(jù)吞吐量大幅度提升，可以同時讀取大量的數(shù)據(jù)，內(nèi)存的等效頻率在這種設(shè)置下也得到巨大的提升。在DDR4中，一般會設(shè)置2個Bank Group，每個Bank Group都執(zhí)行8n的預(yù)取讀寫，相當(dāng)于變相實(shí)現(xiàn)了16n的預(yù)取值，大幅度提高了數(shù)據(jù)傳輸性能。

為什么需要DDR5內(nèi)存

內(nèi)存的帶寬一直是人們關(guān)注的重點(diǎn)話題。在之前單核心和多核心時代，人們只需要不斷地提升內(nèi)存的數(shù)據(jù)傳輸帶寬就能夠提升CPU獲取數(shù)據(jù)的能力。不過隨著多核心和超多核心處理器的廣泛使用，CPU尤其是單個CPU核心的數(shù)據(jù)獲取能力難以增長，甚至陷入了停滯的地步。

美光科技公布了一些資料顯示，從2000年到2019年，內(nèi)存的系統(tǒng)帶寬是大幅度提升的，大約從1GB/s迅速提升至目前的接近200GB/s，但隨之而來的是整個系統(tǒng)的處理器核心數(shù)量大幅度提升。系統(tǒng)從早期的單核心、雙核心系統(tǒng)，已經(jīng)迅速發(fā)展至目前一個系統(tǒng)中最高可以超過60個處理器核心。值得注意的是，在超多核心處理器的系統(tǒng)中，每個處理器內(nèi)核的可用帶寬是嚴(yán)重不足的。舉例來說，現(xiàn)有的DDR4內(nèi)存速率極限大約在4200MT/s，即使使用8通道內(nèi)存，其帶寬也不會超過270GB/s，如果系統(tǒng)有64個核心，那么每個核心可以分配到的內(nèi)存帶寬大約是4GB/s左右。即使翻倍采用16通道的內(nèi)存控制器，每核心內(nèi)存帶寬僅為8GB/s。相比之下，目前主流的4核心桌面電腦在搭配雙通道DDR43200內(nèi)存（總帶寬大約在50GB/s左右）時，每顆核心可以獲得約12GB/s的內(nèi)存帶寬，高了約50%。

實(shí)際上，從2010年-2012年多核心處理器流行開始，每個處理器內(nèi)核的平均內(nèi)存帶寬數(shù)值是逐漸下降的。為了應(yīng)對這樣的情況，廠商不得不采用更多的輔助技術(shù)來保證處理器在數(shù)據(jù)帶寬難以提升的情況下進(jìn)一步提高性能，包括重新優(yōu)化內(nèi)存讀取機(jī)制，采用更大的緩沖區(qū)設(shè)計(jì)（更大的緩存）等，當(dāng)然這些設(shè)計(jì)都只是治標(biāo)不治本，內(nèi)存帶寬的提升才是根本。

如果要進(jìn)一步提升內(nèi)存帶寬，目前的DDR4技術(shù)就顯然不夠看了。正如前文所說，DDR4技術(shù)的數(shù)據(jù)傳輸速率極限值大約是4200NT/s，一般可用的速率大約在3200MT/s左右?，F(xiàn)在市場上已經(jīng)有大量類似的產(chǎn)品出現(xiàn)，DDR4已經(jīng)基本抵達(dá)了技術(shù)壽命末期，產(chǎn)品帶寬難以進(jìn)一步提升。在這種情況下，采用更新的技術(shù)實(shí)現(xiàn)更大的帶寬，就顯得理所當(dāng)然了。

基本不變的是外形——DDR5芯片和產(chǎn)品形態(tài)

JEDEC目前已經(jīng)公開了有關(guān)DDR5的一些規(guī)范和信息，但是由于這些內(nèi)容并非最終版本，因此可能和實(shí)際產(chǎn)品不同。不過部分廠商已經(jīng)提前發(fā)布了DDR5內(nèi)存的消息，后文還有具體的產(chǎn)品介紹。

首先來看產(chǎn)品外觀形態(tài)。已知消息顯示DDR5內(nèi)存條的最終外觀和DDR4基本相同，只是在防呆口上有所差別。防呆口的差異化設(shè)計(jì)可以避免用戶將DDR5內(nèi)存錯誤地插入其他類型的插槽。在針腳方面，DDR5的針腳數(shù)量依舊是288個，針腳寬度為0.85mm，和現(xiàn)在的DDR4維持一樣的水平。雖然針腳數(shù)量舊同，但是DDR5由于帶寬更高、數(shù)據(jù)的讀寫方式發(fā)生變化等原因，因此針腳定義和DDR4存在很大差異，無法做到向下兼容。

除了DIMM外觀外，JEDEC也給出了DDR5顆粒的引腳排布方式。目前JEDEC：展示的DDR5顆粒全部采用BGA的方式封裝，擁有三種數(shù)據(jù)寬度，分別是x4、x8和x16。所謂數(shù)據(jù)寬度，是指內(nèi)存一次可以讀取的數(shù)據(jù)倍數(shù)，比如x8的產(chǎn)品擁有8個數(shù)據(jù)緩沖，可以一次性處理8組數(shù)據(jù)。在DDR5上，x4和x8類型的顆粒擁有13列觸點(diǎn)，每列觸點(diǎn)分為2組左右對稱排列，一組有3個觸點(diǎn)，總計(jì)13x3=39個觸點(diǎn)，觸點(diǎn)之間的間距為0.8mm。相比之下，x16類型的顆粒，擁有16列觸點(diǎn)，每列是6個共兩組。同時JEDEC也提到一些額外的觸點(diǎn)將用于保證芯片焊接后的力學(xué)性能，因此同為x16類型的顆粒，還有一種加強(qiáng)的版本，觸點(diǎn)列數(shù)會更多一些，達(dá)到了22列之多，不過第一列和最后一列一般用作機(jī)械固定，另外的第2、3、20、21四列空余。

徹底改變的是內(nèi)心——DDR5的技術(shù)亮點(diǎn)

從上文介紹來看，DDR5的產(chǎn)品無論是顆粒還是最終的內(nèi)存條，外觀上相比DDR4可能改進(jìn)并不大。不過這并不意味著DDR5的技術(shù)亮點(diǎn)會減少。實(shí)際上，DDR5在技術(shù)上做出了很多重大變化，進(jìn)一步提升了數(shù)據(jù)傳輸?shù)男阅堋?/p>

從原理上來看，DDR5是一種高速動態(tài)隨機(jī)存儲器，由于其DDR的性質(zhì)，依舊可以在系統(tǒng)時鐘的上升沿和下降沿同時進(jìn)行數(shù)據(jù)傳輸。和DDR4一樣，DDR5在內(nèi)部沒計(jì)了Bank（數(shù)據(jù)塊）和Bank Group（數(shù)據(jù)組）。以8Gb顆粒為例，可以被配置為16個數(shù)據(jù)塊和8個數(shù)據(jù)組（每個數(shù)據(jù)組由2個數(shù)據(jù)塊構(gòu)成），此時能夠運(yùn)行DDR5的x4或者x8配置。同時它也可配置為8個數(shù)據(jù)塊和4個數(shù)據(jù)組，實(shí)現(xiàn)DDR5的x16配置。當(dāng)存儲顆粒密度變得更高時，比如單片顆粒16Gb，此時顆粒內(nèi)部擁有32個數(shù)據(jù)塊，可以采用8個數(shù)據(jù)組、每組4個數(shù)據(jù)塊的方式實(shí)現(xiàn)x4和x8配置，或者4個數(shù)據(jù)組，每組8個數(shù)據(jù)組，實(shí)現(xiàn)x16的配置。

和DDR4相比，DDR5在數(shù)據(jù)塊和數(shù)據(jù)組的配置上更為寬裕。在DDR4產(chǎn)品上，數(shù)據(jù)組的數(shù)量最高限制為4組，一般采用2組配置。在DDR5上，數(shù)據(jù)組的數(shù)量可以選擇2組、4組到最高8組的設(shè)計(jì)以適應(yīng)不同用戶的不同需求，并且還可以保證Bank數(shù)據(jù)塊的數(shù)量不變。這意味著整個DDR5的Bank數(shù)量將是DDR4的至少2倍，這將有助于減少內(nèi)存控制器的順序讀寫性能下降的問題。

除了數(shù)據(jù)組翻倍外，在預(yù)取值方面，DDR4時代對16n預(yù)取帶來的高延遲擔(dān)憂終于在DDR5上得到徹底的解決。DDR5采用的預(yù)取值正是16n，比DDR4和DDR3采用的8n預(yù)取值翻倍。此外，DDR5還加入了不少新的設(shè)計(jì)，包括寫模式命令下，DDR可以轉(zhuǎn)換為不跨總線發(fā)送數(shù)據(jù)，在減少總線壓力的同時還節(jié)約電能;增強(qiáng)的PDA模式通過為每個DRAM分配唯一的PDA枚舉ID，可以僅使用CA接口對每個DRAM進(jìn)行尋址，后續(xù)不再需要DQ信號來決定選擇哪個DRAM進(jìn)行操作等。

除了上述有關(guān)DRAM顆粒的相關(guān)技術(shù)內(nèi)容外，DDR5還存在一些其他的設(shè)計(jì)用于增加帶寬。其中比較重要的共點(diǎn)是DDR5 DIMM上能夠支持2個獨(dú)立的40bit（32bit+ECC）通道。簡單來說，這樣的設(shè)計(jì)相當(dāng)于DDR5 DIMM內(nèi)存本身就采用了雙通道傳輸，兩個通道可以同時讀寫數(shù)據(jù)。當(dāng)然，由于CPU內(nèi)存控制器的限制，其實(shí)際物理帶寬并沒有增加，但是靈活度的大幅度提升依舊可以在一些場景下帶來顯著的性能增益。比如DDR5 RAM中支持新的默認(rèn)突發(fā)長度為16的BL16技術(shù)，可對內(nèi)存中64Bit的數(shù)據(jù)進(jìn)行直接訪問，這是典型的CPU高速緩存線的大小。當(dāng)這類命令執(zhí)行時，傳統(tǒng)情況下將徹底占據(jù)內(nèi)存的所有帶寬直到結(jié)束。但是在DDR5上，這類命令現(xiàn)在只占據(jù)2個獨(dú)立通道中的一個如果數(shù)據(jù)存在在另一個通道控制的內(nèi)存部分，依舊可以自由存取數(shù)據(jù)。另外，DDR5的ADD/CMD總線將采用片上終端設(shè)計(jì)這將使得信號更為清晰，并且在高速率下提高數(shù)據(jù)傳輸?shù)姆€(wěn)定性。

根據(jù)美光的數(shù)據(jù)，在采用了上述設(shè)計(jì)之后，即使是相同的數(shù)據(jù)傳輸速率，比如同為3200MT/5的DDR4 3200和DDR5 3200、8通道配置下，后者的速度依舊達(dá)到了前者的1.36倍之多。在實(shí)際測試中，DDR4 3200在8通道配置下的有效數(shù)據(jù)帶寬為134.3GB/s，而DDR53200在同樣場景下則高達(dá)182.5GB/s。

能耗方面，DDR5電壓更低、更為節(jié)能。目前DDR5的產(chǎn)品主要采用10nm甚至7nm工藝生產(chǎn)，其電壓可低至1.1v。相比之下，DDR4產(chǎn)品的標(biāo)準(zhǔn)電壓為1.2v，但實(shí)際產(chǎn)品多為1.35v，甚至一些超頻版本的內(nèi)存電壓為1.5V。DDR5在這方面的表現(xiàn)應(yīng)該是值得期待的。

在電源穩(wěn)定性方面，DDR5內(nèi)存支持在DIMM上加入了穩(wěn)壓器和電源管理IC。這主要是考慮到在服務(wù)器環(huán)境下大容量和高速度的DDR5顆粒對電源純凈度的需求。根據(jù)JEDEC的數(shù)據(jù)，DDR5的電壓波動范圍允許值不高于3%，也就是每次波動不得超出正負(fù)0.033V，這將考驗(yàn)主板廠商的設(shè)計(jì)能力。對高端內(nèi)存和敏感環(huán)境而言，JEDEC建議廠商在內(nèi)存上集成自己的電源擭塊，這無疑會提高DDR5內(nèi)存的成本，但是考慮到這類應(yīng)用環(huán)境，這樣的設(shè)計(jì)還是值得的。不過，受成本所限，消費(fèi)級產(chǎn)品上不太可能看到這樣的設(shè)計(jì)但在一些面向發(fā)燒友的頂級DDR5內(nèi)存上，可能會出現(xiàn)自帶專用電源的解決方案。

單芯片32Gb、數(shù)據(jù)傳輸速度可超過6400MT/s——DDR5的容量和速度

內(nèi)存的發(fā)展不僅僅關(guān)注的是速度，容量也是非常重要的話題。尤其是隨著AI計(jì)算、云計(jì)算等平臺的興起，大量數(shù)據(jù)的處理需要更大的內(nèi)存容量才能更快速地完成。目前的服務(wù)器內(nèi)的內(nèi)存安裝空間有限，因此內(nèi)存廠商往往需要生產(chǎn)更高容量的單條內(nèi)存才能滿足用戶需求。在內(nèi)存容量的擴(kuò)大方面，DDR5在規(guī)范中就允許通過添加內(nèi)部ECC來支持更大容量的內(nèi)存顆粒。此外DDR5還允許用戶優(yōu)化內(nèi)部的分段設(shè)計(jì)和時序設(shè)計(jì)來實(shí)現(xiàn)更大容量、更高性能的內(nèi)存，再加上全新的10nm以及以下工藝的使用，以及堆疊技術(shù)的應(yīng)用，DDR5有可能帶來單片32Gb的DDR5顆粒，這樣單內(nèi)存條支持的內(nèi)存容量有可能提升至64-128GB。

容量之外來看規(guī)格，目前DDR5的內(nèi)存規(guī)格從DDR5 3200起跳，最高可到DDR5 6400，典型型號包括DDR5 3200、DDR5 3600、DDR5 4000、DDR5 4400、DDR5 4800、DDR5 5200、DDR5 5600、DDR5 6000以及最高端的DDR5 6400。不過這個規(guī)格只是JEDEC的官方標(biāo)準(zhǔn)，考慮到DDR4目前已經(jīng)有DDR4 3200乃至DDR4 4000的產(chǎn)品出現(xiàn)，因此DDR5內(nèi)存突破標(biāo)準(zhǔn)應(yīng)該只是時間問題。

在看了這樣繁花似錦的數(shù)據(jù)后，還是有一些壞消息傳出。美光對DDR5在8通道配置方案下不同核心數(shù)量處理器能夠分到的平均帶寬進(jìn)行了研究，發(fā)現(xiàn)即使是DDR5 6400采用8通道配置，在目前的超多核心服務(wù)器產(chǎn)品上，處理器核心平均帶寬依舊受限。根據(jù)美光的數(shù)據(jù)，DDR4 3200內(nèi)存8通道方案的實(shí)測帶寬為134.3GB/S，在24核心配置下，CPU平均帶寬只有5.6GB/s，更多的64核心配置時僅有2.1GB/s，基本上難以“喂飽”核心需求。在換用了DDR5 6400，并同樣采用8通道方案后，實(shí)測帶寬達(dá)到了298.2GB/s，對64核心處理器而言，單個核心平均帶寬依舊是4.66GB/s，還是很難滿足處理器幾乎無止境的性能需求。考慮到DDR5、8通道已經(jīng)是目前單路系統(tǒng)可以做到的帶寬上限，因此內(nèi)存的發(fā)展還是任重而道遠(yuǎn)的。

百花齊放——多款DDR5產(chǎn)品釋出

目前JEDEC的DDR5最終規(guī)范還沒有釋出，但這也擋不住國際大廠的熱情。目前多家廠商都公布了自己的DDR5產(chǎn)品路線圖和規(guī)劃?？紤]到DDR4內(nèi)存價格的大幅度下跌，已經(jīng)進(jìn)入產(chǎn)品生命的末期，因此全新產(chǎn)品的上市、高昂售價帶來的豐厚利潤自然能讓廠商們興奮異常了。

根據(jù)路線圖來看，目前全球DRAM廠商中，包括三星、美光、SK現(xiàn)代、南亞等廠商都提出了DDR5產(chǎn)品規(guī)劃。其中三星、美光和現(xiàn)代已經(jīng)展示了自家旗下的DDR5顆粒，并開始小批量出貨。業(yè)內(nèi)估計(jì)DDR5相關(guān)產(chǎn)品將在2019年開始逐漸進(jìn)入市場，一開始主要面向高端定制型客戶。DDR5產(chǎn)品真正的大規(guī)模爆發(fā)應(yīng)該在2020-2021年，此時英特爾或AMD都應(yīng)該推出了支持DDR5的全新平臺，消費(fèi)級市場和高端市場在此時將全面切入DDR5時代。到2022年，DDR5應(yīng)該占據(jù)大約25%的市場份額，超越DDR4成為市場主流。鑒于目前各大廠商都在積極推廣自家的DDR5內(nèi)存，本文也將這些信息收集起來匯總給大家展示。

美光：最早展示DDR54400樣品

美光作為存儲芯片大廠，在技術(shù)展示上向來非常積極。在2018年5月，美光就聯(lián)合Cadence展示了DDR5內(nèi)存和內(nèi)存控制器的樣品。

Cadence是全球頂尖的EDA廠商，本次推出的DDR5相關(guān)IP產(chǎn)品也是配合JEDEC即將發(fā)布的DDR5內(nèi)存而來。Cadence的DDR5內(nèi)存控制器測試芯片采用了T5MC的7nm工藝制造，搭配的內(nèi)存則是美光的DDR5 4400 8Gb顆粒。當(dāng)然，在這里Cadence的主要目的是銷售DDR5的內(nèi)存控制器的相關(guān)知識產(chǎn)權(quán)給那些計(jì)劃使用DDR5內(nèi)存但是沒有開發(fā)能力的廠商，這也是長期以來EDA廠商的利潤來源之一。

由于展出時間過早，因此整個產(chǎn)品依舊是以開發(fā)板的形式完成，可看內(nèi)容不算很多。美光和Cadence展示了一個紅色的主板，上面焊接了四顆圍繞著DDR5內(nèi)存控制器布局的DDR5顆粒。由于是測試版本的原因，內(nèi)存控制器上還覆蓋了小小的風(fēng)扇。這類產(chǎn)品最終可能會被集成在CPU甚至手機(jī)SoC中，肯定是無需風(fēng)扇登場的。在談及DDR5產(chǎn)品時，Cadence認(rèn)為2019年DDR5產(chǎn)品的相關(guān)需求就開始出現(xiàn)，2020年相比2019年會翻倍，2022年就會超越DDR4。另外，Cadence還認(rèn)為諸如HMB、GDDR6等芯片也會在未來被廣泛應(yīng)用在GPU之外的產(chǎn)品上，這是一個新動向。

SK海力士：DDR5內(nèi)存條搶先上線

SK海力士在2018年11月就推出了DDR5內(nèi)存的樣品。這款內(nèi)存采用的芯片容量為16Gb，SK海力士宣稱其完全按照J(rèn)EDEC的DDR5規(guī)范開發(fā)（雖然現(xiàn)在也沒公開）。

SK海力士的這款DDR5產(chǎn)品規(guī)格為DDR5 5200，工作電壓為1.1v，采用了SK海力士的第二代10nm工藝制造（這個工藝也被稱為1Ynm），16Gb的芯片尺寸和功耗等參數(shù)沒有公開。SK海力士宣稱旗下還將推出8Gb、16Gb、32Gb等不同規(guī)格和頻率的DDR5顆粒，頻率范圍從3200MT/s到6400MT/s。

除了顆粒外，SK海力士還帶來了全球首款DDR5 DIMN內(nèi)存。從外觀上來看，這款內(nèi)存的外觀和DDR4極為相似，但是防呆口設(shè)計(jì)經(jīng)過了改變，避免和DDR4內(nèi)存混淆。插槽設(shè)計(jì)上依舊采用了彎曲邊緣設(shè)計(jì)這樣做可以減少插入和拔出的阻力，使得內(nèi)存更容易插取。SK海力士宣稱這款DDR5 5200內(nèi)存可提供41.6GB/s的帶寬，并且產(chǎn)品本身已經(jīng)提交“主要芯片組制造商”測試和開發(fā)了。容量方面，SK海力士沒有表示，不過單面產(chǎn)品顯示出有左右各有5顆DDR5 DRAM顆粒。這款產(chǎn)品的具體容量未知，如果按照8Gb每顆粒計(jì)算，內(nèi)存單片貼片，實(shí)際容量應(yīng)該是10GB，雙面貼片的話則是20GB。內(nèi)存中央還采用了一顆RCD芯片廠商未知。所謂RCD芯片，是指內(nèi)存上使用的寄存器時鐘驅(qū)動器（RCD）芯片，其主要作用是作數(shù)據(jù)緩沖，起到內(nèi)存數(shù)據(jù)和總線管理的作用。

除了2018年11月的展示外，在2019年2月，SK海力士又在國際固態(tài)電路會議上展示了旗下DDR5內(nèi)存的相關(guān)開發(fā)進(jìn)度。這次SK海力士帶來的是最高端的DDR5 6400芯片的相關(guān)情況。SK海力士展示的是一款容量為16Gb的DDR5顆粒，有32個Bank和8個Bank Group，其接口傳輸速率為6400MT/s，電壓依舊是1.1v，制造工藝也是之前介紹過的1Ynm，其內(nèi)部具有四個金屬層，芯片封裝尺寸為76.22平方毫米。76.22平方毫米是什么概念呢？作為對比，SK海力士第一代21nm工藝的8Gb DDR4芯片的尺寸為76平方毫米，第二代21nm的產(chǎn)品尺寸則縮減至53.6平方毫米。對比之下可以看出，SK海力士在高密度DDR5芯片的制造上已經(jīng)有了長足進(jìn)步，這將幫助5K海力士在早期推出較低成本的DDR5芯片以獲得市場青睞。

在技術(shù)方面，SK海力士宣稱為了減少由于高頻率帶來的時鐘抖動和時鐘占空比失真，SK海力士設(shè)計(jì)了全新的延遲鎖相環(huán)DLL技術(shù)。此外，這款芯片還加入了經(jīng)過改良的正向反饋均衡電路FFE和新的寫入級別訓(xùn)練方法等，最終達(dá)到了如此高的傳輸頻率。

三星：另辟蹊徑展示LPDDR5

和5K海力士以及美光展示DDR5相關(guān)產(chǎn)品不同的是，三星在2018年7月展示了LPDDR5顆粒。相比DDR5內(nèi)存而言，LPDDR5的基本技術(shù)原理和其類似，但是面向移動設(shè)備，在總線位寬、功能設(shè)計(jì)上做出了一些妥協(xié)，更注重高性能功耗比和低功耗、小尺寸。三星成功拿下了首個展示LPDDR5技術(shù)的桂冠。

三星展示的產(chǎn)品采用10nm工藝制造，容量為8Gb，其數(shù)據(jù)傳輸速率為6400Nb/s，是目前使用的LPDDR4X的大約1.5倍。另外，三星還加入了大量的能耗控制技術(shù)，包括深度睡眠模式等，根據(jù)三星的描述，這些新技術(shù)將LPDDR5的功耗降低到現(xiàn)有LPDDR4X“空閑模式”的大約一半。三星計(jì)劃在2019年就開始向市場推廣這款產(chǎn)品。

DDR5時代即將到來

從本文的介紹來看，DDR5內(nèi)存目前發(fā)展已經(jīng)萬事俱備，只欠東風(fēng)了。在消費(fèi)級市場，只要英特爾、AMD、高通等廠商準(zhǔn)備完畢，DDR5家族的產(chǎn)品就可以正式上市，成為筆記本電腦、臺式電腦或者移動設(shè)備的重要數(shù)據(jù)存儲中心之一了。從技術(shù)角度來看，DDR5解決了DDR4上的諸多問題，將數(shù)據(jù)傳輸帶寬大大向前拓展了一步，甚至為未來DDR產(chǎn)品打下了基礎(chǔ)。從市場角度來看，2019年將是DDR5的誕生之年，2021到2022年DDR5產(chǎn)品將大量上市，2022年終將成為市場主流。技術(shù)一代換一代，江山各有人才出。我們希望伴隨著DDR5到來的是更好和更快的使用體驗(yàn)，以及更令人振奮的計(jì)算時代。