張文濤，胡伯勇，陸陸，鐘文晶

摘 ?要： 在分布式并網(wǎng)發(fā)電系統(tǒng)中，在三相電網(wǎng)電壓不平衡和電壓波形嚴(yán)重畸變條件下，傳統(tǒng)的軟件鎖相環(huán)已經(jīng)不能快速和準(zhǔn)確的跟蹤電網(wǎng)電壓的頻率和相位，因而無(wú)法獲得很好的并網(wǎng)控制性能，此處對(duì)傳統(tǒng)的軟件鎖相環(huán)的工作原理和不平衡電網(wǎng)條件下鎖相失效的原因進(jìn)行了分析，在此基礎(chǔ)上提出一種基于信號(hào)延時(shí)對(duì)消的軟件鎖相技術(shù)。該基于DSC的軟件鎖相環(huán)將電網(wǎng)電壓經(jīng)坐標(biāo)變換后的電壓分量延時(shí)四分之一個(gè)工作周期來(lái)實(shí)現(xiàn)對(duì)電壓正負(fù)序分量的快速提取，并通過(guò)選擇合適的參數(shù)，消除了負(fù)序分量的影響。在MATLAB仿真環(huán)境下，搭建鎖相環(huán)仿真模型，驗(yàn)證了本方案的正確性和可行性。

關(guān)鍵詞： 電壓不平衡;軟件鎖相環(huán);信號(hào)延時(shí)對(duì)消;正負(fù)序分量

中圖分類號(hào)： TP3 ? ?文獻(xiàn)標(biāo)識(shí)碼： A ? ?DOI：10.3969/j.issn.1003-6970.2019.12.040

本文著錄格式：張文濤，胡伯勇，陸陸，等. 基于信號(hào)延時(shí)對(duì)消法的軟件鎖相環(huán)設(shè)計(jì)[J]. 軟件，2019，40（12）：178182

Design of Software Phase-locked Loop Based on Signal Delay Cancellation

ZHANG Wen-tao1，2， HU Bo-yong1， LU Lu2， ZHONG Wen-jing2

（1. Zhejiang Provincial Key Laboratory of Energy Conservation & Pollutant Control Technology for Thermal Power，

Hangzhou 311121， China; 2. Zhejiang Energy Group R&D， Hangzhou 311121， China）

【Abstract】： In a distributed grid system， under unbalanced and distorted voltage conditions， the traditional software phase-locked loop can not track the grid voltage frequency and phase quickly and accurately， so it fails to perform well in network control. In this paper the operational principle and the reasons of becoming invalid in unbalanced there-phase grid voltage situation of the traditional software has been analyzed. Therefore， the technique has been presented based on DSC. This voltage component is obtained through coordinate transformation of the grid voltage. And by delaying a quarter of a duty cycle， it achieves rapid extraction of the positive and negative sequence voltage components. And by selecting the appropriate parameters， it can eliminate the harmonics. In MATLAB simulation environment， the correctness and feasibility of the program has been verified by building up phase-locked loop simulation models.

【Key words】： Unbalanced and distorted voltage conditions; Phase locked loop; signal delay cancellation; Positive and negative sequence components

0 ?引言

在電網(wǎng)電壓出現(xiàn)不平衡、電網(wǎng)中含有諧波及電網(wǎng)受到與電網(wǎng)連接的其他設(shè)備的污染時(shí)，理想的信號(hào)同步技術(shù)[1]應(yīng)該滿足：（1）能夠精確的檢測(cè)出電網(wǎng)的相角;（2）可以快速跟蹤電網(wǎng)相位和頻率的變化;（3）能夠有效的抑制電網(wǎng)諧波和擾動(dòng)。在考慮了這三方面因素之外，還要考慮信號(hào)同步技術(shù)實(shí)現(xiàn)的成本、電路結(jié)構(gòu)是否簡(jiǎn)單及系統(tǒng)運(yùn)行的可靠性。在眾多信號(hào)同步技術(shù)中，鎖相技術(shù)由于其良好的性能和穩(wěn)定的控制，逐漸成為最熱門(mén)的技術(shù)之一。鎖相技術(shù)又稱鎖相環(huán)技術(shù)，鎖相技術(shù)在信息傳輸領(lǐng)域，空間探索領(lǐng)域，檢測(cè)和數(shù)字信號(hào)控制領(lǐng)域有著重要的應(yīng)用，它能夠精準(zhǔn)和高效率的完成信號(hào)的捕獲和鎖定、信號(hào)的同步以及頻率的合成等，已然成為電子設(shè)備經(jīng)常使用的基本部件之一。軟件鎖相環(huán)[2]，是建立在硬件鎖相思想基礎(chǔ)之上的，通過(guò)編程方法對(duì)電壓加以處理，通過(guò)不同的算法獲取電壓的相關(guān)信息，相對(duì)于硬件鎖相具有在線修改鎖相算法簡(jiǎn)單的優(yōu)點(diǎn)。

文獻(xiàn)[3]提出了一種雙同步旋轉(zhuǎn)坐標(biāo)系的解耦鎖相環(huán)技術(shù)。采用兩個(gè)旋轉(zhuǎn)坐標(biāo)系實(shí)現(xiàn)正負(fù)序的準(zhǔn)確分離以及頻率的提取。為了實(shí)現(xiàn)電網(wǎng)畸變條件下對(duì)各次諧波的抑制，需要增加諧波解耦運(yùn)算單元，且需要大量的三角函數(shù)坐標(biāo)變換，導(dǎo)致系統(tǒng)結(jié)構(gòu)復(fù)雜，增加計(jì)算負(fù)擔(dān)。文獻(xiàn)[4]提出了一種新的基于多復(fù)數(shù)濾波器的鎖相環(huán)同步技術(shù)，在不平衡電網(wǎng)條件下不需要大量的電壓信息和頻繁的坐標(biāo)變換便可以對(duì)正、負(fù)序及各次諧波及頻率進(jìn)行準(zhǔn)確的估計(jì)。但為了快速準(zhǔn)確的實(shí)現(xiàn)各次諧波的提取，以增加系統(tǒng)的計(jì)算負(fù)擔(dān)，降低了系統(tǒng)動(dòng)態(tài)響應(yīng)速度。為了快速準(zhǔn)確的獲得電網(wǎng)同步信息，文獻(xiàn)[5]提出了一種基于交叉解耦頻率自適應(yīng)復(fù)數(shù)濾波器的鎖相環(huán)，不需要復(fù)雜的坐標(biāo)變換和正負(fù)序分離環(huán)節(jié)，因此結(jié)構(gòu)簡(jiǎn)單，且適用于單相系統(tǒng)和三相系統(tǒng)的信號(hào)同步。但是需要進(jìn)行PARK變換和PI參數(shù)調(diào)節(jié)。文獻(xiàn)[6]提出了一種方案，將SOGI單元進(jìn)行改進(jìn)，將其分解成兩個(gè)降階型積分器（ROGI），降階后的積分器具有正、負(fù)極性選擇功能，簡(jiǎn)化正負(fù)序分離環(huán)節(jié)，基于ROGI的鎖相環(huán)技術(shù)不需要坐標(biāo)變換，正負(fù)序分離實(shí)現(xiàn)起來(lái)簡(jiǎn)單，增加了了系統(tǒng)的測(cè)量準(zhǔn)確度和動(dòng)態(tài)反應(yīng)速度。

在不平衡電網(wǎng)電壓條件下，為了實(shí)現(xiàn)對(duì)電壓頻率和相位的跟蹤和同步，基于傳統(tǒng)的基于坐變換的鎖相同步技術(shù)由于達(dá)不到理想需求[7]，因此針對(duì)這種情況，研究不平衡電網(wǎng)條件下的鎖相環(huán)電路就具有很重要的意義。因此文本研究一種基于信號(hào)延時(shí)對(duì)消技術(shù)的軟件鎖相環(huán)方案，通過(guò)將電網(wǎng)電壓經(jīng)過(guò)Clark變換[8]和Park變換[9]的電壓dq分量延時(shí)四分之一個(gè)工作周期，能夠?qū)崿F(xiàn)對(duì)正負(fù)序分量的快速提取，從而快速準(zhǔn)確的檢測(cè)和跟蹤相位，有效的抑制電網(wǎng)諧波和擾動(dòng)。

1 ?信號(hào)延時(shí)對(duì)消法

當(dāng)三相輸入電壓中不僅含有正序分量、零序分量和負(fù)序分量，還有多次諧波分量時(shí)[10]，此時(shí)的三相電壓可以表示為：

（1）

三相靜止abc的電壓變量可以通過(guò)Clark變換和Park變換變換成兩相同步旋轉(zhuǎn)dq坐標(biāo)系的電壓變量，這種變換的優(yōu)勢(shì)在于能將三相靜止abc坐標(biāo)系中的正弦量變成兩相同步旋轉(zhuǎn)坐標(biāo)系中的直流量[11]，經(jīng)過(guò)變換之后可以得到：

（2）

在上述表達(dá)式中除了一些常數(shù)，還有和這兩個(gè)部分，對(duì)其延遲四分之一周期可以得到：

（3）

設(shè)：

（4）

則：

下表1給出了鎖相環(huán)電壓輸出與諧波次數(shù)之間的關(guān)系。

表1 ?鎖相環(huán)電壓輸出與諧波次數(shù)的關(guān)系

Tab.1 ?The relationship between Voltage

output and Harmonic

n

4k+1 0

4k+2

4K+3

4K+4

根據(jù)上表可以看出，當(dāng)不平衡電壓中的分量形式為（4k+1）、（4k+3）次時(shí)（其中k取0，1，…），能夠?qū)⒄?fù)序分量分離，當(dāng)電網(wǎng)電壓中含有（4k+1）次諧波時(shí)，正序分量可以得到提取保留，而將負(fù)序分量將被消除;而當(dāng)電壓中含有（4k+3）次諧波，那么負(fù)序分量可以得到提取保留，而正序分量將被消除[12]。具體表達(dá)式為：

（5）

綜合上面的理論分析可以看出，在電網(wǎng)電壓不平衡的情況下，信號(hào)延時(shí)對(duì)消技術(shù)通過(guò)將dq分量延時(shí)四分之一個(gè)工作周期并和原來(lái)的電壓值相加，就可以實(shí)現(xiàn)正負(fù)序分量的快速分離，可以對(duì)負(fù)序分量導(dǎo)致的2倍工頻波動(dòng)進(jìn)行抑制。

2 ?軟件鎖相環(huán)設(shè)計(jì)方案

當(dāng)三相電網(wǎng)電壓平衡時(shí)，傳統(tǒng)的鎖相環(huán)的失量圖如圖1所示。在圖1中，表示實(shí)際電壓矢量，表示鎖相環(huán)的輸出電壓矢量，表示實(shí)際電壓矢量的矢量角度，表示鎖相環(huán)輸出的電壓矢量角度，當(dāng)鎖相環(huán)處于精確鎖定時(shí)，和是完全重合的，即，那么此時(shí)在dq坐標(biāo)系下，作為一個(gè)直流分量，而當(dāng)電網(wǎng)電壓相位突變時(shí)，兩個(gè)空間矢量位置會(huì)有差異，且為一個(gè)交流分量，因此

圖1 ?鎖相環(huán)的失量圖

Fig.1 ?Loss diagram of phase-locked loop

鎖相環(huán)的目的就是采取措施使得=0，即。

在電網(wǎng)電壓不平衡的情況下，本文的軟件鎖相環(huán)設(shè)計(jì)方案如下：首先對(duì)三相電網(wǎng)電壓進(jìn)行Clark變換和Park變換，然后利用信號(hào)延時(shí)對(duì)消技術(shù)將電網(wǎng)電壓經(jīng)變換之后得到的分量延時(shí)四分之一個(gè)工作周期并令之與原有量相加，從而抵消負(fù)序基波分量，然后將值輸入到鎖相環(huán)PI調(diào)節(jié)器中，就可以得到三相電壓角頻率的偏移量，然后經(jīng)過(guò)電壓振蕩器得到相位角。需要注意的是，新的需要不斷地根據(jù)輸出相位的正弦或余弦計(jì)算得到，最后使得輸出相位與輸入相位同步，此時(shí)變?yōu)?，不存在誤差。

圖2 ?軟件鎖相環(huán)實(shí)現(xiàn)方案

Fig.2 ?Implementation scheme of software

phase-locked loop

3 ?仿真研究

下面用MATLAB仿真軟件中的Simulink環(huán)境分別建立了傳統(tǒng)軟件鎖相環(huán)和基于信號(hào)延時(shí)對(duì)消的軟件鎖相環(huán)的仿真模型，然后根據(jù)得到的仿真波形進(jìn)行二者的比較，來(lái)驗(yàn)證本文所提設(shè)計(jì)方案的可行性。

利用MATLAB搭建了傳統(tǒng)的單同步坐標(biāo)系軟件鎖相環(huán)與基于信號(hào)延時(shí)對(duì)消技術(shù)的軟件鎖相環(huán)模型，進(jìn)行仿真驗(yàn)證。仿真中三相電網(wǎng)電壓參數(shù)設(shè)置如下：初始時(shí)三相電網(wǎng)是平衡的，且其相電壓有效值為220 V，仿真時(shí)間0～0.5 s，電網(wǎng)固定頻率為50 Hz。在0.3 s開(kāi)始給標(biāo)準(zhǔn)電壓加入一個(gè)幅值為60 V，初始相位為0，電網(wǎng)頻率為50 Hz的基波負(fù)序電壓，這個(gè)電壓使三相電壓不對(duì)稱，在這種情況下分別對(duì)傳統(tǒng)的單同步坐標(biāo)系軟件鎖相環(huán)和基于信號(hào)延時(shí)對(duì)消技術(shù)的軟件鎖相環(huán)進(jìn)行仿真，然后根據(jù)得到的仿真波形進(jìn)行分析。

基于上面給出的仿真參數(shù)，并選取時(shí)間為0.2- 0.4 s，得到不平衡電網(wǎng)條件下的仿真波形。

以上三個(gè)圖的左邊是傳統(tǒng)的軟件鎖相環(huán)得到的波形，在前面的0.3 s之前傳統(tǒng)的鎖相環(huán)可以準(zhǔn)確地跟蹤電壓的相位和幅值，并且具有良好的穩(wěn)態(tài)性能和動(dòng)態(tài)性能。但是在時(shí)間為0.3 s時(shí)加入基波負(fù)序電壓電網(wǎng)，根據(jù)圖3（a）可以看出此時(shí)的三相電網(wǎng)電

圖3 ?不平衡三相電壓波形

Fig.3 ?Unbalanced three-phase voltage waveform

圖4 ?正序分量的dq軸電壓圖

Fig.4 ?Dq Axis Voltage Diagram of positive sequence component

圖5 ?鎖相環(huán)輸出相位角圖

Fig.5 ?Phase angle diagram of phase locked loop output

壓是不平衡的。根據(jù)圖4（a）可以看出此時(shí)提取的電網(wǎng)電壓dq分量軸中含有較大諧波且波動(dòng)比較厲害，并且從5（a），圖可以看出表示電網(wǎng)電壓正序分量的相位的波形在0.3 s以后存在較大的二次諧波，角度已經(jīng)不是那么精確，出現(xiàn)誤差。從圖3（b）可以看出，0.3 s時(shí)電網(wǎng)電壓發(fā)生不平衡。從圖4（b）可以看出電網(wǎng)電壓dq軸分量在很短的時(shí)間內(nèi)達(dá)到穩(wěn)態(tài)，且穩(wěn)態(tài)下幾乎沒(méi)有電壓振蕩;圖5（b）顯示即使在不平衡電網(wǎng)條件下，通過(guò)信號(hào)延時(shí)對(duì)消技術(shù)的軟件鎖相環(huán)依然可以實(shí)現(xiàn)相位的準(zhǔn)確快速跟蹤，并且可以很明顯的看出波形完整，沒(méi)有諧波干擾。

4 ?結(jié)束語(yǔ)

在現(xiàn)今多方面的因素影響著供電的質(zhì)量，電網(wǎng)電壓畸變且電網(wǎng)不平衡的現(xiàn)象逐漸變得越來(lái)越嚴(yán)峻。頻率的波動(dòng)導(dǎo)致電網(wǎng)電壓不是恒頻的正弦波形，作為同步信號(hào)去跟蹤電網(wǎng)不平衡電壓也越來(lái)越困難。對(duì)于傳統(tǒng)的基于坐標(biāo)變換的鎖相環(huán)技術(shù)，在電壓平衡的情況下，可以有效地對(duì)電網(wǎng)電壓進(jìn)行完全跟蹤，但是當(dāng)三相電網(wǎng)電壓不平衡時(shí)，該鎖相環(huán)的電壓分量存在較大的諧波，性能不讓人滿意。因此本文提出一種基于信號(hào)延時(shí)對(duì)消技術(shù)的軟件鎖相環(huán)方案，通過(guò)延時(shí)四分之一個(gè)工作周期來(lái)實(shí)現(xiàn)正負(fù)序分量的快速分離和提取，并利用MATLAB仿真環(huán)境，建立了鎖相環(huán)的模型，并進(jìn)行參數(shù)優(yōu)化，根據(jù)分析得到的仿真波形證明了所提理論的準(zhǔn)確性和可行性。

參考文獻(xiàn)

[1]王萬(wàn)寶， 張犁， 胡海兵， 刑巖. 三相電壓不平衡條件下改進(jìn)的鎖相技術(shù)[J]. 電力電子技術(shù)， 2013， 47（7）： 17-20.

[2]Karimi-Ghartemani M.， IravaniM. R. A method for synchronization of power electronic converters in polluted and ariable-frequency environments[J]. IEEE transactions on power systems， 2004， 19（3）： 1261-1271.

[3]Rodríguez P， Pou J， Bergas J， et al. Decoupled double synchronous reference frame PLL for power converters control [J]. IEEE Transactions on Power Electronics， 2007， 22（2）： 584-592.

[4]Guo Xiaoqiang， Wu Weiyang. Multiplecomplex coefficient- filter-based phase-locked loop and synchronization technique for three-phase grid-interfaced converters in distributed utility networks [J]. IEEE Trans. on Industrial Electronics， 2011， 58（4）： 1194-1204.

[5]Rodriguez P， Luna A， Candela I， et al. Multiresonant frequency-locked loop for grid synchronization of power converters under distorted grid conditions [J]. IEEE Trans. on Industrial Electronics， 2011， 58（1）： 127-138.

[6]Jose Carlos Alfonso-Gil， Jose Joaquin Vague-Cardona， et al. Enhanced grid fundamental positive-sequence digital synchronization structure[J]. IEEE Trans. On power delivery， 2013， 28（1）： 226-234.

[7]王寶誠(chéng)， 傘國(guó)成， 郭小強(qiáng)， 鄔偉揚(yáng). 分布式發(fā)電系統(tǒng)電網(wǎng)同步鎖相技術(shù)[J]. 中國(guó)電機(jī)工程學(xué)報(bào)， 2013， 33（1）： 50-55.

[8]許富強(qiáng)， 周迪青， 付立， 吳春華. 基于二階廣義積分器的諧波電流檢測(cè)算法[J]. 水電能源科學(xué)， 2012， 30（05）： 142- 144+214.

[9]蓋寶， 潘再平. 基于Park變換的線路阻抗參數(shù)在線辨識(shí)新方法[J]. 太陽(yáng)能學(xué)報(bào)， 2018， 39（06）： 1735-1742.

[10]李彥棟， 王凱斐， 卓放動(dòng)態(tài)電壓恢復(fù)器鎖相技術(shù)和控制策略的研究電力電子技術(shù)[J]. 電力電子技術(shù)， 2004， 38 （2）： 21-25.

[11]杜雄， 郭宏達(dá)， 孫鵬菊， 周雒維. 基于ANF-PLL的電網(wǎng)電壓基波正負(fù)序分離方法[J]. 中國(guó)電機(jī)工程學(xué)報(bào)， 2013， 33（27）： 28-35.

[12]Davood Yazdani， Alireza Bakhshai， Geza Joos. A nonlinear adaptive synchronization the technique for grid-connected distributed energy sources[J]. IEEE transactions on power electronics， 2008， 23（4）： 2181-2186.

[13]梁海濤等基于三相軟件鎖相環(huán)的動(dòng)態(tài)電壓恢復(fù)器的研究[J]. 金陵科技學(xué)院學(xué)報(bào)， 2003， 21（4）： 24-29.

[14]M. Mojiri， M. Karimi-Ghartemani， and A. Bakhshai. Time domain signal analysis using adaptive notch filter[J]. IEEE Trans. Signal Processing， 2007， 55（1）： 85-93.