李增紅　周時(shí)建　左永峰

【摘 要】采樣率變換方法在數(shù)字信號(hào)處理中得到日益廣泛的應(yīng)用。本文在比較了半帶濾波器、級(jí)聯(lián)積分梳狀濾波器和多相濾波器等典型采樣率變換濾波器結(jié)構(gòu)的基礎(chǔ)上，重點(diǎn)分析了采樣率變換的原理，結(jié)合實(shí)際應(yīng)用要求提出了一種新的法羅濾波器結(jié)構(gòu)實(shí)現(xiàn)方式。并闡述了此種結(jié)構(gòu)在FPGA內(nèi)部的具體設(shè)計(jì)方法。本文最后給出的此方法在實(shí)際基帶信號(hào)發(fā)生器中的測(cè)試結(jié)果，證明了其有效性。

【關(guān)鍵詞】采樣率變換；法羅濾波器；基帶信號(hào)發(fā)生器

中圖分類號(hào)： TN2 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 2095-2457（2018）23-0107-002

DOI：10.19694/j.cnki.issn2095-2457.2018.23.047

【Abstract】The method of sample rate conversion is widely used in digital signal processing.In this paper，a comparison of a series of typical filters with the sample rate conversion structure，such as halfband filter，cascade integrator comb filter and poly-phase filter is provided.Then based on an analysis of the sample rate conversion principle，a novel implementation model of Farrow filter is proposed.A design method of the proposed model is illustrated in FPGA. Finally a group of test results achieved in a baseband signal generator are given to prove the validity of the proposed method.

【Key words】Sample Rate Conversion；Farrow filter；Baseband signal generator

0 引言

基帶信號(hào)發(fā)生器是矢量信號(hào)發(fā)生器中的主要核心部件之一[1]，主要負(fù)責(zé)為矢量調(diào)制器提供ASK、FSK、PSK、QAM等各種通用的數(shù)字調(diào)制及任意波調(diào)制信號(hào)，最終實(shí)現(xiàn)對(duì)射頻或微波信號(hào)調(diào)制。在早期，一般都是通過改變基帶信號(hào)發(fā)生器中DAC的采樣率，配合后端多種重構(gòu)濾波器，來(lái)滿足用戶的不同帶寬的測(cè)試需求。隨著數(shù)字信號(hào)處理技術(shù)的發(fā)展，現(xiàn)在基帶信號(hào)發(fā)生器都通過數(shù)字處理的方法來(lái)采樣率變換，以滿足用戶不同帶寬的要求。這種方法可以避免了原有的時(shí)鐘合成電路，同時(shí)DA后端的重構(gòu)濾波器也得到了簡(jiǎn)化。其基本流程如下：基帶信號(hào)發(fā)生器中數(shù)模轉(zhuǎn)換器（DAC）的采樣率都固定在較高的頻率上，后端重構(gòu)濾波器都按照40%的奈奎斯特帶寬進(jìn)行設(shè)計(jì)。當(dāng)需要小帶寬信號(hào)的時(shí)候，通過采樣率變換（SDR）[2]技術(shù)來(lái)將低速數(shù)據(jù)通過內(nèi)插變換到固定采樣率上。采樣率變換一般在數(shù)字域上通過數(shù)字濾波器實(shí)現(xiàn)，常用的變換結(jié)構(gòu)有級(jí)聯(lián)積分梳狀濾波器（Cascade Integrator Comb Filter，CIC）、半帶濾波器、多相濾波器、法羅濾波器等。這幾種濾波器通常用于整數(shù)倍的采樣率轉(zhuǎn)換或者通過先升采樣I倍再降采樣D倍完成I/D倍的小數(shù)采樣率轉(zhuǎn)換[4]，但是I、D都不能太大，否則濾波器的復(fù)雜度會(huì)急劇增加，計(jì)算效率會(huì)降低。Farrow[3]濾波器結(jié)構(gòu)可以克服半帶濾波器、CIC濾波器和多相濾波器的缺點(diǎn)，可以實(shí)現(xiàn)任意倍的采樣率變換，而且它的濾波器系數(shù)是非時(shí)變的[7]，整個(gè)過程中唯一改變的是數(shù)字延時(shí)，只要通過調(diào)整數(shù)字延時(shí)就可以實(shí)現(xiàn)任意分?jǐn)?shù)的采樣率轉(zhuǎn)換，是一種可實(shí)現(xiàn)任意采樣率轉(zhuǎn)換的高效硬件結(jié)構(gòu)。

1 采樣率變換原理及法羅濾波器結(jié)構(gòu)

采樣率變換原理可以通過下圖1所示的信號(hào)重構(gòu)后重采樣模型來(lái)描述[4]：

根據(jù)上式推出的法羅結(jié)構(gòu)如圖2所示：

整個(gè)采樣率變換的過程中，濾波器的系數(shù)是固定的，只有數(shù)字延時(shí)δ是隨時(shí)間改變的。在插值情況下，數(shù)字延時(shí)δ表示當(dāng)前輸出與之前最近的輸入之間的距離，并對(duì)輸入周期進(jìn)行歸一化[12]。從法羅濾波器[13]實(shí)現(xiàn)結(jié)構(gòu)圖中可以看出，每一個(gè)輸出都由N個(gè)輸入計(jì)算而得，這一組輸入先通過幾組子濾波器，得到B（i），i=0，1，2…….n，再將B（i）與δ作一系列乘加運(yùn)算得到最終輸出Y。

2 法羅濾波器的應(yīng)用及FPGA實(shí)現(xiàn)

在某型基帶信號(hào)發(fā)生器的設(shè)計(jì)中，要求基帶最大帶寬80MHz，碼元速率在1Hz～100MHz連續(xù)可變，分辨率要求1Hz。根據(jù)奈奎斯特定理，采用200MHz的采樣率的16位DA轉(zhuǎn)換芯片。脈沖成形濾波器采用了2或4倍的內(nèi)插。后端經(jīng)過采樣率變換后內(nèi)插到200MHz固定頻率上。通過以上描述可以看出，該款基帶信號(hào)發(fā)生器對(duì)后端的輸出采樣率變換部分要求非常高：1）內(nèi)插倍數(shù)的變化范圍大，分辨率高?？梢运愠鲆蟛蓸勇首儞Q的內(nèi)插的倍數(shù)在1～50x之間連續(xù)可變。根據(jù)要求的分辨率，可以算出采樣率變換的分辨率在0.0001以上；2）對(duì)帶外抑制比較高。在采樣率變換過程中，必然會(huì)出現(xiàn)信號(hào)頻譜擴(kuò)展，這一部分信號(hào)對(duì)基帶信號(hào)發(fā)生器來(lái)說(shuō)就是有害的雜散信號(hào)。在儀器里面一般要求雜散信號(hào)小于60dBc；3）對(duì)帶內(nèi)的頻響要求高。因?yàn)榛鶐盘?hào)發(fā)器產(chǎn)生的信號(hào)為寬帶信號(hào)，信號(hào)的帶內(nèi)頻響將會(huì)影響基帶信號(hào)發(fā)生器輸出的矢量調(diào)制誤差（EVM）。模擬電路不可避免會(huì)導(dǎo)致頻響惡化。為了避免矢量調(diào)制誤差的進(jìn)一步惡化，一步都會(huì)盡量提高數(shù)字處理部分的頻響指標(biāo)。。通過以上對(duì)采樣率變換部分要求描述可以看出，如果采用常規(guī)的半帶濾波器或CIC濾波器等來(lái)實(shí)現(xiàn)內(nèi)插，則分辨率無(wú)法滿足要求，而且占用的資源將非常大，程序非常復(fù)雜。為此我們將多項(xiàng)濾波器和法羅結(jié)構(gòu)的濾波器進(jìn)行結(jié)合，來(lái)實(shí)現(xiàn)的采樣率變換功能。在設(shè)計(jì)中我們?cè)O(shè)計(jì)了32倍內(nèi)插低通濾波器，將濾波器系數(shù)設(shè)計(jì)為256階。在matlab中調(diào)用firpm函數(shù)生成濾波器系數(shù)，并將濾波器系數(shù)排列成32X8的系數(shù)組，每組有32個(gè)系數(shù)，通過調(diào)用polyfit函數(shù)，采用4節(jié)多項(xiàng)式逼近32個(gè)系數(shù)，系數(shù)最大誤差小于1.0X10-5，滿足16位分辨率的要求。最終在FPGA內(nèi)部8組系數(shù)，每組系數(shù)有5個(gè)多項(xiàng)式系數(shù)組成。在工作時(shí)，計(jì)算機(jī)將需要的內(nèi)插值送入FPGA內(nèi)部的累加器中，累加器每次溢出，輸入數(shù)據(jù)更新一次。累加器的其它數(shù)據(jù)作為差值，送入乘法器，進(jìn)行其它計(jì)算，最終FPGA內(nèi)部實(shí)現(xiàn)的濾波器的結(jié)構(gòu)框圖如圖3所示，主要接口有IQ兩路16位的數(shù)據(jù)數(shù)據(jù)，內(nèi)插比輸入，時(shí)鐘信號(hào)輸入及內(nèi)插后的IQ兩路16位輸出接口?？紤]到多項(xiàng)式系數(shù)固定，可以通過查找表來(lái)實(shí)現(xiàn)乘法運(yùn)算，占用FPGA資源主要乘法器8個(gè)，最高運(yùn)行速度可以達(dá)到250MHz。

表1給出了不同碼元速率下對(duì)應(yīng)的內(nèi)插下測(cè)試的矢量幅度誤差結(jié)果。成形濾波器為根升余弦濾波器，濾波因子為0.35，在碼元輸入小于50MSPS時(shí)，成形濾波器的內(nèi)插倍數(shù)為4倍，其它情況下，成形濾波器的內(nèi)插倍數(shù)為2倍。碼元IQ數(shù)據(jù)經(jīng)過成形濾波后，采樣率提高了4倍或兩倍，在經(jīng)過法羅內(nèi)插濾波器進(jìn)行采樣率變換到200MHz。從測(cè)試結(jié)果上來(lái)看，當(dāng)碼元速率為1kSPS，內(nèi)插50000倍時(shí)，矢量誤差幅度（EVM）為0.3%。當(dāng)碼元速率在100M SPS、內(nèi)插倍數(shù)為1倍時(shí)，矢量誤差幅度（EVM）為0.61%。在內(nèi)插倍數(shù)有50000減少到1時(shí)，矢量誤差幅度（EVM）有0.3%惡化到0.6%，表明設(shè)計(jì)的采樣率變換濾波器的效果較好，滿足實(shí)際要求。

4 結(jié)束語(yǔ)

本文介紹了采樣率變換原理及法羅濾波器[14]的結(jié)構(gòu)，并根據(jù)理論結(jié)合實(shí)際要求，設(shè)計(jì)了一種基于法羅結(jié)構(gòu)的采樣率變換電路并成功的應(yīng)用于基帶信號(hào)發(fā)生器中，滿足了基帶信號(hào)發(fā)生器對(duì)大內(nèi)插比、高分辨率及高精度的采樣率變換[15]的要求，取得較好的效果。

【參考文獻(xiàn)】

[1]薛曉男、李增紅200MHz寬帶基帶信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J].國(guó)外電子測(cè)量技術(shù)，2017年10月第36卷第10期 69～73.

[2]葉淦華、FPGA嵌入式應(yīng)用系統(tǒng)開發(fā)典型實(shí)例[M].北京 中國(guó)電力出版社.

[3]弗雷德里克·J·哈里斯，王霞等譯，通信系統(tǒng)中多采樣率信號(hào)處理[M].西安：西安交通大學(xué)出版社，2008.

[4]陳采蓮、于宏毅等.采樣率轉(zhuǎn)換中Farrow濾波器實(shí)現(xiàn)結(jié)構(gòu)研究[J].信息工程大學(xué)學(xué)報(bào)，2009年9月第10卷第3期 329～332.