文/楊磊　劉美枝

虛擬儀器主要通過軟件設計方法完成各種測量、測試系統(tǒng)的自動化應用。虛擬儀器的設計軟件以計算機的硬件及操作系統(tǒng)為依托實現各種儀器具備的功能。LabView是使用較為廣泛的美國NI公司開發(fā)的一種虛擬儀器設計軟件，內部集成的圖形化開發(fā)環(huán)境，采用圖形編程語言構建程序框圖。本文采用傳感器連接USB-6361數據采集卡，利用LabView設計數據采集存儲程序框圖，將高速數據以存儲到計算機硬盤上，再利用MATLAB進行數據格式轉換， FPGA采用模塊化設計方法調用ROM中存儲的數據進行時序仿真分析處理。整個系統(tǒng)采用虛擬儀器完成高頻高精度數據采集，利用FPGA實現信號精確處理，有效縮短開發(fā)周期、驗證算法精度。

1　系統(tǒng)總體設計

系統(tǒng)通過USB-6361數據采集卡連接傳感器進行數據采集，利用虛擬儀器LabView設計合適不同采樣率和不同采樣精度的程序框圖將數據以TDMS格式存儲到計算機的硬盤中。利用MATLAB編寫M文件把TDMS格式數據轉換成MIF格式， 通過FPGA開發(fā)軟件Quartus II自帶的ROM IP核設計信號存儲模塊，將MIF格式數據存儲到ROM中，供FPGA其他模塊調用進行信號時序仿真和算法驗證。

2　LabView軟件設計

2.1　LabView程序框圖設計

LabView是一種集成圖形化模塊的虛擬儀器開發(fā)軟件。在LabVIEW中通過工具模版、控件框圖和函數模版設計各功能模塊及配置參數，控制模版中添加相應的輸入控制對象和輸出顯示對象，函數模版中創(chuàng)建程序框圖的對象集合，框圖窗口中完成調用。LabView設計的數據采集存儲器的程序框圖如圖1所示。

圖1中數據采集存儲的LabView程序框圖結構主要包括四個部分。Channel settings為通道和傳感器輸出信號電壓范圍設置單元，滿足不同幅值范圍多通道數據采集；timing settings為采樣時鐘單元，根據傳感器帶寬設置合適的采樣頻率；logging settings為數據存儲單元，通過TDMS File Path輸出對象將實時采集的數據以TMDS文件格式存儲到計算機的硬盤中；Acquire Data為實時數據顯示單元，傳感器和數據采集硬件電路采集的信號實時動態(tài)顯示。

2.2　數據采集和存儲實現

NI 公司的USB-6361數據采集卡含有高性能的多功能DAQ模塊，ADC的分辨率為16位，具有單端輸入和差分輸入兩種方式，PLL輸出時鐘基準為100Mhz，定時分辨率為10ns，能保持很高的采樣率和采樣精度。USB接口即插即用配合LabView軟件程序為現場數據采集提供極大的方便。LabView數據采集存儲顯示界面如圖2所示。

圖2中，界面左側依次設置通道，采樣信號電壓輸出范圍-10V～10V，采樣率為2.00MS/s，最后設置數據存儲路徑為計算機硬盤。界面右側為采樣信號動態(tài)顯示窗口，可以實時觀察采樣信號動態(tài)變化，當顯示窗口出現信號突變時也可按下Stop按鈕暫停，單獨保存某段需要分析的信號，極大的方便了信號處理分析。

3　FPGA系統(tǒng)設計

3.1　ROM模塊設計

Quartus II軟件的megawizard plug-in manager中自帶參數可調的宏功能模塊，選擇與系統(tǒng)時鐘同步的ROM模塊，時鐘信號為clock，數據精度為16位，由于FPGA自帶的邏輯單元LE有限，所以設置ROM存放數據深度為4096個，將LabView采集到的信號截取部分存放到ROM單元，進而在FPGA中進行讀取仿真，ROM模塊設置.

3.2　FPGA時序仿真

圖1：數據采集存儲LabView程序框圖

FPGA系統(tǒng)開發(fā)用的Verilog HDL硬件描述語言直接針對底層硬件，系統(tǒng)響應速度快，高達百兆級的系統(tǒng)時鐘適合高速信號實時處理。設計數據采樣控制模塊和信號濾波處理模塊，讀取ROM中的原始數據，經濾波后進行分析處理。對系統(tǒng)進行時序仿真時利用Modelsim波形仿真軟件，依托計算機強大的內存單元，可根據需求實時監(jiān)測系統(tǒng)中各信號的運行情況，分析各時刻點信號的參數值。

4　結論

本文結合LabView和NI USB-6361數據采集存儲優(yōu)勢，可移植性強，縮短測控系統(tǒng)開發(fā)周期，滿足信號不同頻率和精度的采樣要求。信號處理利用FPGA的高速實時特性，對LabView采集的信號進行算法分析驗證，可推廣到各種控制系統(tǒng)半實物仿真。