王興宏，謝長生，張艷飛

（1.中國電子科技集團公司第五十八研究所，江蘇無錫 214072；2.無錫中微億芯有限公司，江蘇無錫 214072）

1 引言

隨著無線通信設備、無線智能終端的普及和高速互聯網絡的發(fā)展，包括頻率合成器和時鐘恢復電路在內的通信電路設計技術都取得了長足的進步，特別是基于大規(guī)模FPGA和低成本CMOS工藝的集成電路設計已經成為業(yè)界主流。相頻檢測器作為頻率合成的重要組成部分，其鑒相技術在大量電子器件和集成電路中得以使用，檢相器中反饋延時的設計是鑒相技術的關鍵所在。但由于設計采用的工藝等的不同，如何設計高精度反饋延時對檢相器設計來說至關重要。本文主要研究延時對相頻檢測器[1]的影響，從而說明相頻檢測器中延時的重要性。

2 相頻檢測器的結構及原理

檢相器可分為兩大類：乘法器類檢相器和時序檢相器。前者是將輸入信號與本地振蕩器信號相乘，并把乘積的平均值作為其有用的DC輸出；而后者則取決于輸入信號的翻轉與振蕩信號的翻轉之間的時間間隔產生有用誤差來輸出電壓。最重要的時序PD是相頻檢測器(PFD)[2]，這種PFD通常是以邊沿工作的，所以信號的翻轉次數不可減少也不可增多，這就引入了PFD檢測的風險，為了有效檢測信號的翻轉，在設計相頻檢測器的過程中，會通過加入延時來降低風險。一個基本的PFD如圖1所示[3]，它由兩個RS觸發(fā)器、一些門電路和一個接在反饋回路中的延時（圖中所示為Delay）組成，輸入信號(CLKREF)的翻轉和反饋信號(CLKFB)的翻轉被加到兩個觸發(fā)器的S端，其中PFD的輸出端分別為UP和DN信號。

圖1 相頻檢測器（PFD）

圖2 相頻檢相器時序

圖2中是PFD的理想化操作時序。信號CLKREF和CLKFB表示為時鐘信號，上升沿觸發(fā)。假設CLKREF信號是等間距周期性的，而CLKFB信號是周期可變的，即會出現CLKREF上升沿與CLKFB上升沿存在超前（如圖2中左半段）、滯后（如圖2中右半段）和對齊（如圖2中間）這三種情況。如果超前，那么輸出UP信號的觸發(fā)器就先被打開，當遇到CLKFB上升沿來臨時，輸出DN信號的觸發(fā)器被打開，但同時兩個觸發(fā)器立即被關閉。反之，則情況相反。

通過對圖2中兩種脈沖的相位關系對比，引進一個相位誤差[4]，UP和DN的有效輸出指出了相位誤差的方向，相位誤差的大小則由UP和DN的寬度來指出，這種寬度的衡量用一個占空比來表示，dUP、dDN分別表示脈沖寬度與信號周期之比，兩者占空比之差d=dUP-dDN表示為凈占空比，以周期為單位的相位誤差可以完全用凈占空比d來給出。如果CLKREF上升沿和CLKFB上升沿是嚴格對齊的，那么兩個觸發(fā)器就同時快速打開和關閉，如圖2中間段所示。在這種情況下，凈輸出為UP和DN之間的不平衡引起時間極短的毛刺。反饋延遲太短，造成PFD工作死區(qū)。毛刺和死區(qū)會造成檢相器的紋波和時鐘抖動，因此需要特別考慮UP、DN電路設計的對稱性和匹配以減小毛刺，同時通過設計必要的反饋通路延時部分以減小死區(qū)。

3 PFD中的反饋延時作用和工作機理分析

反饋通路中延時作用如圖3所示。實際電路設計中，信號都存在一定的上升沿時間，并非立即翻轉。一方面當兩個輸入信號的相位差很小時，它們的上升沿將靠得非常近。這樣在短時間內很難完成整個復位操作，以至于在觸發(fā)器的輸出端產生不確定的翻轉，使總的輸出在一段時間內為零，即在相頻檢測器中出現死區(qū)，如圖4所示。另一方面，當輸入信號的頻率很高時，也會出現同樣的死區(qū)，從而限制了PFD的工作頻率。需要設計一個觸發(fā)器，使其在CLKREF或CLKFB的激勵邊沿出現后再經過一定的時間才可以打開，而CLR（置零）信號要在UP或DN完全打開后再經過一定的時間才可以有效，并且要求CLR打開足夠長的時間，才能保證完全可靠地關閉兩個觸發(fā)器，這時就必須提到復位信號脈沖寬度，而這個CLR信號寬度就是通過在CLR通路中插入延時來確保的。

圖3 擴展后的PFD信號時序圖

圖4 PFD的鑒相特性

仿真基于UMC 40 nm工藝，采用Cadence spectre工具，假設所有的信號邊沿是理想情況，對CLR脈沖寬度做掃描仿真分析，掃描精度1 ps，發(fā)現當CLR脈沖寬度在57.8 ps時，UP和DN信號的有效輸出指出了相位誤差。

圖5 掃描確定CLR脈沖寬度時間

由圖5得出，CLR的最小脈沖寬度是57.8 ps，也就是說在CLR通路中至少插入57.8 ps的延時才能確保相頻檢相器工作，但實際上這個延時可能遠遠不夠。在大多數情況下，PFD是用來驅動電荷泵的[5]，它是一個電子開關，在每個相位周期內向環(huán)路濾波器配給正比于相位誤差的電荷量，而電荷泵中的這些開關與PFD中的觸發(fā)器一樣需要一定時間的開關過程。如果UP和DN開啟狀態(tài)的時間太短（這個開啟時間在相位誤差很小時達到最小），那么電荷泵開關將永遠也不能打開。這就給PFD與電荷泵組合結構的s曲線插入了一個死區(qū)。處在死區(qū)上的反饋環(huán)路永遠不能穩(wěn)定到一個平衡點上，并且會在死區(qū)附近來回晃動，帶來環(huán)路噪聲，由于這些死區(qū)是非線性的，各環(huán)路噪聲之間可能會出現交叉調制，進而改變了噪聲頻譜的形狀，把本可以濾掉的高頻噪聲改變成不能濾掉的低頻噪聲。

為了消除這個死區(qū)，通常采用的辦法是在PFD中插入比上述延時更長的延時，以使兩個觸發(fā)器打開時間足夠長，保證電荷泵開關在每個周期內都能保持同時開啟。但并不是無限加大延時都滿足設計需要，不妨假設CLKREF和CLKFB時鐘邊沿正好相差57.8 ps，對上一時鐘周期上升沿輸出的CLR脈沖距離下一時鐘周期的上升沿進行時間掃描。

圖6 掃描確定CLR通路延時時間

在圖5確定了CLR脈沖寬度至少需要57.8 ps之后，將這一數據帶入CLR的脈沖寬度參數中，掃描CLR信號相對時鐘上升沿時間，從圖6中得出，這種CLR相對建立時間是164.4 ps?？梢钥闯?，既要保證UP和DN信號有效，又要保證CLR反饋延時不能太大，如果反饋延時過大，CLR脈沖會覆蓋了下一個時鐘上升沿，導致時鐘周期滑步，因此必須保證時鐘上升沿與CLR脈沖間有足夠的建立時間[6]，才能確保電荷泵開關正常開啟。

4 反饋延時對PFD的影響

圖7 理想PFD的s曲線

圖7中的鋸齒形s曲線在相位誤差為±2π處存在一個間斷點。由于反饋延時，當占空比dUP無限接近+1，dDN無限接近0，但是如果要得到以上兩個占空比結果，前提是當所有邊沿都被PFD恰當地對齊，而這就是反饋延時產生的地方。如果延時過長，使得CLR狀態(tài)的長度覆蓋了下一個CLKREF時鐘上邊沿，也就是說這個CLKREF時鐘邊沿消失在了控制CLR狀態(tài)的時間內，使PFD誤判斷時鐘CLKFB超前時鐘CLKREF，因而PFD從一條s曲線轉移到另外一條s曲線上，CLKREF時鐘邊沿的丟失也會引起周期的滑步。所以在任何情況下，完美的鋸齒波s曲線都會在間斷點附近以某種形式變壞，理想化的±2π的相位誤差范圍正是由于反饋延時的存在而被減少。

5 結束語

檢測器鑒相技術由于延時設計缺陷，會帶來時鐘周期滑步和丟失等情況，對整個相頻檢測器系統產生重要影響，特別是在UMC 40 nm工藝下，鑒相器復位信號脈沖寬度需要幾十皮秒的延時，且與時鐘上升沿有一百多皮秒的相對建立時間，因此在設計檢測器時，應當關注如何通過合理的反饋延時設計高精度、高分辨率的鑒相器。

參考文獻：

[1]張剛.CMOS集成鎖相環(huán)電路設計[M].北京：清華大學出版社，2013.

[2]Lee J-S,Keel M-S,Lim S,Kim S.Charge Pump with Perfect Current Matching Characteristics in Phase-Locked Loops[J].Electronics Letters,2000.

[3](美)Gardner,F M.鎖相環(huán)技術(第3版)[M].姚建清，譯.北京：人民郵電出版社，2007.

[4]褚利文，張旭，等.數字相移測量中的高精度相位誤差補償[J].光學儀器，2013,01.

[5]Rhee W.Design of High-Performance CMOS Charge Pumps in phase-Loops[C].1999 IEEE International Symposium of Circuits and Systems∶545-548.

[6]黃水龍，王志華，等.快速建立時間的自適應鎖相環(huán)[J].電子與信息學報，2008，09.

[7]M Soyuer,R G Meyer.Frequency Limitations of a Conventional Phase-Frequency Detector[C].IEEE J Solid-State Circuits 25,Aug,1990.