秦晉豫 ，呂 堅 ，周 云 ，闕隆成 ，田 雷

（1.電子科技大學(xué)光電科學(xué)與工程學(xué)院，成都610054;2.中國電子科技集團(tuán)公司第四十九研究所，哈爾濱150009）

1 引言

隨著深亞微米集成電路技術(shù)的不斷發(fā)展，芯片集成規(guī)模越來越大，為了保證整體系統(tǒng)的正常工作，帶隙基準(zhǔn)源的精度起著至關(guān)重要的作用，它的溫度特性直接決定了整體電路的精度和性能。而傳統(tǒng)的帶隙基準(zhǔn)源通常采用一階的補(bǔ)償方法，其溫度系數(shù)在20～100ppm/℃，傳統(tǒng)的帶隙基準(zhǔn)無論在精度、穩(wěn)定性，還是在功耗上，都遠(yuǎn)遠(yuǎn)無法滿足現(xiàn)在微電子系統(tǒng)的需求。因此，提高帶隙基準(zhǔn)源的精度是十分重要的[1－3]。

針對傳統(tǒng)帶隙基準(zhǔn)源的問題，已經(jīng)有很多人提出了曲率補(bǔ)償?shù)霓k法。文獻(xiàn)[4]用具有不同溫度特性的電阻對基準(zhǔn)源進(jìn)行曲率校正，但是過分依賴于電阻的溫度特性，對工藝要求較高。文獻(xiàn)[5]提出一種低壓曲率補(bǔ)償基準(zhǔn)電壓源，但是該電路使用的晶體管多，結(jié)構(gòu)復(fù)雜。文獻(xiàn)[6]提出一種具有高的PSRR的曲率補(bǔ)償電路，但是該補(bǔ)償電路經(jīng)過曲率補(bǔ)償后，精度提升小，電路結(jié)構(gòu)復(fù)雜，極大地增加了系統(tǒng)的功耗。采用分段曲率補(bǔ)償技術(shù)在傳統(tǒng)Borkaw帶隙基準(zhǔn)源的結(jié)構(gòu)上進(jìn)行改進(jìn)，對帶隙基準(zhǔn)電壓溫度特性曲線在高、低溫段進(jìn)行曲率補(bǔ)償，得到一種結(jié)構(gòu)簡單、功耗低、具有高精度的溫度特性的基準(zhǔn)源。

2 傳統(tǒng)帶隙基準(zhǔn)源結(jié)構(gòu)和原理

雙極晶體管的基極—發(fā)射極電壓（PN結(jié)二極管）的正向電壓VBE具有負(fù)溫度特性。室溫下，有兩個雙極晶體管工作在不相等的電流密度下，它們基極－發(fā)射極電壓的差值就與絕對溫度成正比其中兩個雙極晶體管電流密度之比為n/1[7]。利用得到的正、負(fù)溫度系數(shù)電壓，可以得到一個零溫度系數(shù)的基準(zhǔn)電壓將該式對溫度求導(dǎo)，選擇適當(dāng)?shù)南禂?shù)K，使求導(dǎo)值在特定的溫度下為0，從而得到零溫度系數(shù)的基準(zhǔn)電壓。

基于上述原理，已經(jīng)有很多經(jīng)典的帶隙基準(zhǔn)電路產(chǎn)生，其中傳統(tǒng)Brokaw結(jié)構(gòu)的具有較好的溫度特性溫度。傳統(tǒng)的Brokaw結(jié)構(gòu)示意圖如圖1所示。

圖1 傳統(tǒng)Brokaw帶隙基準(zhǔn)結(jié)構(gòu)示意圖

Borkaw帶隙基準(zhǔn)電壓源是1974年由A.Paul Brokaw在Widlar帶隙基準(zhǔn)電壓源的基礎(chǔ)上提出來的。與Widlar帶隙基準(zhǔn)電壓源相比較而言，Brokaw基準(zhǔn)可以產(chǎn)生兩倍的PTAT電流，減小了Q1和Q2大的發(fā)射區(qū)面積比所帶來的器件失配，具有更好的電壓溫度特性[8－9]。如圖 1 所示，PM1、PM2和 NM1、NM2構(gòu)成電流鏡，產(chǎn)生與電源無關(guān)的偏置，保證流過Q1和Q2的電流其中，所以兩倍的正溫度電流I1流過R2產(chǎn)生正溫度系數(shù)電壓可以得到基準(zhǔn)電壓為：

將上式對溫度求導(dǎo)，并在室溫下令等式結(jié)果為零，就可以確定出所需的R2和R1的比值，從而得到室溫下溫度系數(shù)為零的參考電壓。

由圖2的傳統(tǒng)帶隙基準(zhǔn)結(jié)構(gòu)的仿真結(jié)果,可以看出，傳統(tǒng)的帶隙基準(zhǔn)電壓源在－40～+125℃的溫度范圍中，最大和最小值之差僅為7.519mV，平均溫度系數(shù)為37.07ppm/℃，該傳統(tǒng)的帶隙基準(zhǔn)源在精度上已經(jīng)無法滿足大規(guī)模集成系統(tǒng)的要求。同時，該傳統(tǒng)帶隙基準(zhǔn)結(jié)構(gòu)在室溫下溫度系數(shù)為零，當(dāng)溫度大于或者小于室溫時，負(fù)溫度系數(shù)大于正溫度系數(shù)，導(dǎo)致參考電壓減小，造成精度減小。所以提出的改進(jìn)型帶隙基準(zhǔn)源結(jié)構(gòu)在溫度大于或者小于室溫時，分段對正溫度系數(shù)進(jìn)行補(bǔ)償，以此提高帶隙基準(zhǔn)電路的精度。

圖2 傳統(tǒng)Brokaw帶隙基準(zhǔn)結(jié)構(gòu)的仿真結(jié)果

3 改進(jìn)型帶隙基準(zhǔn)源結(jié)構(gòu)

針對傳統(tǒng)的Borkaw帶隙基準(zhǔn)電壓源精度低，同時芯片集成規(guī)模越來越大，幾個系統(tǒng)集成于一個芯片中，對帶隙基準(zhǔn)電壓源的要求高。設(shè)計一種改進(jìn)型的帶隙基準(zhǔn)源結(jié)構(gòu)，通過這一結(jié)構(gòu)，可在溫度大于或者低于室溫時，對正溫度系數(shù)進(jìn)行分段補(bǔ)償，從而提高帶隙基準(zhǔn)源的精度。這一改進(jìn)型帶隙基準(zhǔn)源的具體結(jié)構(gòu)如圖3所示。

圖3 改進(jìn)型帶隙基準(zhǔn)源結(jié)構(gòu)示意圖

圖中，由 PM1、PM2、NM1、NM2、Q1、Q2、R1、R2構(gòu)成帶隙基準(zhǔn)核心電路，該核心電路的工作原理與上述傳統(tǒng)帶隙基準(zhǔn)電路相同；虛線框內(nèi)所示的電路為溫度補(bǔ)償電路，由PM3、PM4與PM1構(gòu)成電流鏡，流過PM3電流為X倍的I1電流，流過PM4的電流為Y倍的I1電流，（其中式中n表示Q1的有效發(fā)射面積是Q2的n倍）。當(dāng)溫度小于室溫時，Vc電壓降低，與Vref1和Vref2比較（其中電流I4趨近于0，I3電流增大，補(bǔ)償正溫度電壓為所以在低補(bǔ)償后的Vref為：

其中，當(dāng)溫度小于室溫時，PM7和PM8工作在亞閾值區(qū)，得到下式：

將式(5)帶入式（2），可得在低于室溫時，補(bǔ)償后的基準(zhǔn)電壓：

選擇合適的Vref2值和X值，產(chǎn)生合適的正溫度補(bǔ)償電流I3，從而對基準(zhǔn)電壓源進(jìn)行合適補(bǔ)償。

當(dāng)溫度大于室溫時，Vc電壓升高，與Vref1和Vref2比較（其中電流 I3趨近于0，I4電流增大，補(bǔ)償正溫度電壓為所以在高溫補(bǔ)償后的Vref為：

其中，當(dāng)高溫時的分段補(bǔ)償正溫度系數(shù)電流I4的推理與低溫補(bǔ)償電流I3的推理同理，選取合適的Vref1和Y值可以得到合適的補(bǔ)償電流I4，從而對基準(zhǔn)電壓源進(jìn)行合適補(bǔ)償。

4 改進(jìn)型帶隙基準(zhǔn)源仿真結(jié)果與分析

基于Nuvoton的0.35μm BCD工藝模型，使用Cadence的Specture工具對電路進(jìn)行仿真分析。圖4給出了在高溫和低溫下，補(bǔ)償?shù)恼郎囟认禂?shù)電流曲線。圖5給出了在TT、FF、SS的工藝角下，補(bǔ)償后的帶隙基準(zhǔn)電壓溫度特性曲線。仿真數(shù)據(jù)結(jié)果見表1。

圖4 高溫、低溫下補(bǔ)償?shù)恼郎囟认禂?shù)電流曲線

仿真結(jié)果表明，在不增加電路的復(fù)雜性的基礎(chǔ)上，可實現(xiàn)一種具有高精度的帶隙基準(zhǔn)電路。經(jīng)過在低溫和高溫分段正溫度系數(shù)電流的補(bǔ)償，在－40～+120℃的溫度范圍中，最大和最小值之差僅為871.9μV，平均溫度系數(shù)為4.292ppm/℃。從表1的結(jié)果可見，在不同的工藝角下仿真，改進(jìn)型帶隙基準(zhǔn)電路具有良好的穩(wěn)定性。

圖5 輸出基準(zhǔn)電壓在不同工藝角下的溫度曲線

表1 帶隙基準(zhǔn)源在不同工藝角下的仿真結(jié)果

5 結(jié)束語

分析傳統(tǒng)Brokaw帶隙基準(zhǔn)電路和改進(jìn)型溫度補(bǔ)償帶隙基準(zhǔn)電路,在理論上闡述了傳統(tǒng)帶隙基準(zhǔn)源在高溫和低溫下基準(zhǔn)電壓隨溫度變化大的不足，提出了一種具有正溫度補(bǔ)償?shù)母倪M(jìn)型帶隙基準(zhǔn)電路。通過一系列仿真結(jié)果顯示，經(jīng)過正溫度系數(shù)補(bǔ)償，帶隙基準(zhǔn)電壓的溫度系數(shù)明顯減小，帶隙基準(zhǔn)源精度得到了提高。改進(jìn)型帶隙基準(zhǔn)電路可以很好地滿足集成電路系統(tǒng)對帶隙基準(zhǔn)源的低溫度系數(shù)日益增長的需求。

參考文獻(xiàn)：

[1]CHAHARDORI M,ATARODI M,SHARIFKHANI M.A sub 1V high PSRR CMOS bandgap voltage reference[J].Microelectronics Journal,2011,42(9):1057-1065.

[2]李睿，馮全源.一種高性能曲率補(bǔ)償帶隙基準(zhǔn)源的設(shè)計[J].微電子學(xué)，2016,03:328-331.LI Rui,FENG Quanyuan.Design of a high performance curvature compensation bandgap reference[J].Microelectronics,2016,03:328-331.

[3]LIU Xi,LIU Qian,JIN Xiaoshi,et al.Negative voltage bandgap reference with multilevel curvature compensation technique[J].Journal of Semiconductors,2016,37(5):055008.

[4]SANBORN K,MA D,IVANOV V.A Sub-1V low noise bandgap voltage reference[J].IEEE Journal of Solid-State Circuits,2007,42(11):2466-2481.

[5]SU Kai,GONG Min,QIN Huaibin,et al.A multiple transistor combination low-voltage curvature-corrected bandgap reference[J].Journal of Semiconductors,2013,34(6):065010.

[6]ZHOU Q,YAN K,LIN J,et al.Novel high-PSRR highorder curvature-compensated bandgap voltage reference[J].Journal of China Universities of Posts&Telecommunications,2016,23(2):66-72.

[7]畢查德·拉扎維.模擬CMOS集成電路設(shè)計[M].陳貴燦,程軍,張瑞智,等譯.西安:西安交通大學(xué)出版社,2002.RAZAVI B.Design of Analog CMOS and Integrated Circuits[M].CHEN Guican,CHENG Jun,ZHANG Ruizhi,et al,transl.Xi'an：Xi'an jiaotong university press,2002.

[8]BROKAW A P.A simple three-terminal IC bandgap reference[J].IEEE Journal of Solid-State Circuits,1974,9(6):388-393.

[9]楊琦,張國俊.一種帶有數(shù)字修調(diào)的高精度帶隙基準(zhǔn)電路[J].微電子學(xué),2016,03:320-323.YANG Qi,ZHANG Guojun.A high precision bandgap reference circuit with Digital Trimming[J].Microelectronics,2016,03:320-323.