劉一婷，宮 興，閆 娜

（沈陽(yáng)工業(yè)大學(xué)信息科學(xué)與工程學(xué)院，沈陽(yáng)110870）

1 引言

隨著半導(dǎo)體器件尺寸的縮小，無(wú)摻雜短溝道的圍柵金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管（Gate-allaround MOSFET,簡(jiǎn)稱GAA-MOSFET）憑借其優(yōu)良的柵控特性發(fā)展為下一代半導(dǎo)體電子器件的重要候選之一[1]。當(dāng)前MOSFET的尺寸已經(jīng)下降到20nm以下領(lǐng)域，因此量子輸運(yùn)在MOSFET器件中成為非常重要的機(jī)制，用量子輸運(yùn)相關(guān)的參數(shù)可以更精確地描述彈道效應(yīng)、量子效應(yīng)、隧穿效應(yīng)等器件特性[2-5]。用NEGF、S-P等數(shù)值計(jì)算方法來(lái)對(duì)復(fù)雜結(jié)構(gòu)下器件模型的載流子特性進(jìn)行仿真，現(xiàn)在已經(jīng)能夠?qū)崿F(xiàn)；對(duì)于N型GAA-MOSFET的特性，也已經(jīng)通過(guò)大量的仿真得以驗(yàn)證[6]。然而由于納米尺度下P型半導(dǎo)體的能帶結(jié)構(gòu)復(fù)雜，而空穴的有效質(zhì)量、輸運(yùn)特性、狀態(tài)分布在很大程度上依賴于此，所以對(duì)于P型GAA-MOSFET的研究仿真此前還沒(méi)有實(shí)現(xiàn)過(guò)。本文將利用Silvaco TCAD Atlas仿真系統(tǒng)的數(shù)值計(jì)算功能對(duì)P型GAA-MOSFET的特性進(jìn)行仿真研究，探討不同條件下P型GAA-MOSFET的特性。

2 模型與基本理論

2.1 GAA-MOSFET結(jié)構(gòu)模型

GAA-MOSFET的整體結(jié)構(gòu)如圖1中的立體示意圖(a)所示：外圈部分是柵極，它將溝道部分完全包裹??；柱型溝道的兩端是GAA-MOSFET的源、漏兩極。圖1中的(b)、(c)則為沿著器件截面B、C方向的剖面圖。圖1(a)中的Z軸是空穴的傳輸方向；(b)中的R是溝道的半徑，是氧化層的有效厚度；(c)中的分別是半徑分量和角分量。

圖1 GAA-MOSFET結(jié)構(gòu)示意圖

本文的所有數(shù)值仿真都是在Silvaco TCAD的Atlas環(huán)境下進(jìn)行的，具體用到FIXED.FERMI、NEGF_MS、NPRED.NEGF、EIGEN、SP.SMOOTH等模型；仿真預(yù)設(shè)定的具體參數(shù)如表1所示。

表1 GAA-PMOSFET仿真預(yù)設(shè)參數(shù)

2.2 基本理論

圖2 空穴能級(jí)及勢(shì)能分布圖

溝道中的空穴的能級(jí)可以由以下公式給出：

具體計(jì)算按參考文獻(xiàn)[7]和[8]進(jìn)行。

由于氧化層價(jià)帶能級(jí)高，溝道內(nèi)的可移動(dòng)空穴被束縛在量子阱中。根據(jù)量子力學(xué)可知，溝道處的空穴能級(jí)分布是離散的，在處空穴的束縛能級(jí)可以由薛定諤方程得出：

當(dāng)溝道長(zhǎng)度小于載流子的平均自由程時(shí)，溝道內(nèi)的空穴以彈道或準(zhǔn)彈道輸運(yùn)方式在溝道內(nèi)傳導(dǎo)。假設(shè)源漏是理想的儲(chǔ)層，向溝道里注入足夠的空穴，空穴的彈道電流就可以通過(guò)Landauer公式計(jì)算得出如下：

3 結(jié)果與討論

基于上述分析，使用Silvaco ATLAS對(duì)P型GAA-MOSFET器件結(jié)構(gòu)與性能進(jìn)行仿真研究。圖3給出了在處柵極電壓與空穴能級(jí)的關(guān)系，圖3(a)是不同空穴子帶數(shù)情況下柵極電壓與空穴能級(jí)的關(guān)系，方形點(diǎn)是僅有一條子帶時(shí)能級(jí)隨柵壓的變化情況，圓點(diǎn)和三角點(diǎn)分別是考慮兩條子帶時(shí)重空穴和輕空穴的能級(jí)與柵極電壓的關(guān)系曲線；圖3(b)是不同半徑R下處柵極電壓與空穴能級(jí)的關(guān)系曲線。圖中是輕空穴能級(jí)是重空穴能級(jí)是源極空穴的費(fèi)米能級(jí)。

圖3 處能級(jí)分布圖

當(dāng)溝道內(nèi)的載流子被激發(fā)到能級(jí)上時(shí)會(huì)導(dǎo)致溝道內(nèi)電荷數(shù)量上升，電荷數(shù)量的上升又會(huì)使溝道內(nèi)的靜電分布發(fā)生變化，從而導(dǎo)致空穴的能級(jí)上升，當(dāng)其高于費(fèi)米能級(jí)時(shí)，空穴開始被激勵(lì)到能級(jí)上。從圖3(a)可以看出當(dāng)考慮兩條子帶時(shí)，載流子不僅會(huì)被激發(fā)到最低子帶，還可能被激發(fā)到第二子帶上。圖3(b)展示了半徑對(duì)能級(jí)的影響，在同等條件下半徑R越大，能級(jí)越靠近價(jià)帶邊緣，空穴也就越容易被激勵(lì)到空穴能級(jí)上。

圖4 考慮不同子帶時(shí)GAA-MOSFET的轉(zhuǎn)移特性

圖5 不同半徑時(shí)GAA-MOSFET的轉(zhuǎn)移特性

圖6 不同R值的亞閾值擺幅

由圖6可知，GAA-MOSFET的亞閾值擺幅（SS）大約都在60mV/dec左右。這接近室溫條件下（T=300K）MOS型器件SS的理論最小值，即59.6mV/dec。同時(shí)通過(guò)圖5、圖6可以看出半徑R的變化對(duì)GAA-MOSFET的漏電流有影響，但對(duì)亞閾值擺幅的影響很小，基本可以忽略。

圖7 GAA-MOSFET的輸出特性

從圖7(a)可以看出GAA-MOSFET的輸出特性曲線與傳統(tǒng)結(jié)型場(chǎng)效應(yīng)管一樣，也分為線性區(qū)、非線性區(qū)和飽和區(qū)。在相同柵極電壓下，兩條子帶比僅考慮一條子帶時(shí)的漏電流大。圖7(b)中Line是考慮一條子帶時(shí)的輸出特性曲線，Line+symbol是考慮兩條子帶時(shí)的輸出特性曲線，可見漏電流隨著半徑的減小而減小。當(dāng)半徑為1nm時(shí)考慮兩條子帶和考慮一條子帶時(shí)的漏電流曲線基本相同，這主要是因?yàn)榘霃綖?nm時(shí)載流子很難被激勵(lì)到第二子帶處。

4 結(jié)束語(yǔ)

對(duì)P型GAA-MOSFET器件的特性進(jìn)行了深入的仿真研究，除了討論半徑大小對(duì)GAA-MOSFET特性的影響，還考慮了不同子帶數(shù)對(duì)GAA-MOSFET的影響，結(jié)果表明對(duì)于GAA-MOSFET器件，因其量子限制效應(yīng)的存在，我們不得不考慮到它的能級(jí)分裂問(wèn)題；分別考慮了一個(gè)子帶和考慮兩個(gè)子帶的情況，發(fā)現(xiàn)兩個(gè)子帶時(shí)GAA-MOSFET的性能更優(yōu)良。但對(duì)現(xiàn)實(shí)情況中的空穴來(lái)說(shuō)能級(jí)不止兩個(gè)，所以對(duì)于GAA-MOSFET能級(jí)分裂問(wèn)題，還有待后續(xù)的進(jìn)一步研究。

[1]MOORE G E.Progress in digital integrated electronics[C]//Electron Devices Meeting,1975 International.IEEE Xplore,2006:11-13.

[2]艾羅拉.用于VLSI模擬的小尺寸MOS器件模型[M].張興，李映雪，譯.北京：科學(xué)出版社,1999.AIROLA N.Small size MOS device model for VLSI simulation[M].ZHANG Xing,LI Yingxue,transl.Beijing:Science Press,1999.

[3]ZHANG L,WANG S,MA C,et al.Gate underlap design for short channel effects control in cylindrical gate-allaround MOSFETs based on an analytical model[J].Iete Technical Review,2012,29(1):29-35.

[4]SARKAR A,DE S,DEY A,et al.Analog and RF performance investigation of cylindrical surrounding-gate MOSFET with an analytical pseudo-2D model[J].Journal of Computational Electronics,2012,11(2):182-195.

[5]柯導(dǎo)明陳軍寧.數(shù)學(xué)物理方法[M].北京：機(jī)械工業(yè)出版社,2008:206-211.KE Daoming CHEN Junning.Mathematical and physical methods[M].Beijing:China Machine Press,2008:206-211.

[6]COLINGE J P.Multiple-gate SOI MOSFETs[J].Solid State Electronics,2004,48(6):897-905.

[7]CHENG H,UNO S,NUMATA T,et al.Analytic compact model of ballistic and quas-ballistic cylindrical gate-allaround metal-oxide-semiconductor field effect transistors including two subbands[J].Japanese Journal of Applied Physics,2013,52(4S):71-132.

[8]HE C,UNO S,NAKAZATO K.Analytic compact model of ballistic and quasi-ballistic transport for cylindrical gate-all-around MOSFET including drain-induced barrier lowering effect[M].Springer-Verlag New York,Inc.2015.