鄺小飛，陶　祺，范富軒

(杭州電子科技大學 射頻電路與系統(tǒng)教育部重點實驗室，浙江 杭州 310018)

人口的老齡化和亞健康問題正日益加重國家的醫(yī)療負擔，做好預防并及時醫(yī)治突發(fā)疾病，實時觀察病人的身體狀況，是改善此問題的關鍵。這要求醫(yī)療電子設備對生物醫(yī)學信號實現(xiàn)有效的采集、分析和處理，監(jiān)控人體的健康狀況從而采取及時的醫(yī)治,所以研究生物醫(yī)學信號的特性以及如何有效提取生物醫(yī)學信號，對于提升醫(yī)療系統(tǒng)的精確性和全民健康工程有著積極意義。

美國猶他大學的Harrison教授首次提出“交流耦合-電容反饋式”架構的前置放大電路，該電路采用電容耦合，通過電容比調節(jié)增益，反饋采用偽電阻技術，降低電路的噪聲[1]。文獻[2]提出了一款低功耗32通道神經記錄儀，前端放大器由AC耦合降低偏移電壓，增益為40 dB。文獻[3]中提到的低噪聲能放大器，通過改變內部電流可以得到不同的頻寬。文獻[4]提到一種記錄神經信號的電流式前端放大器，增益可達55 dB。但它們的功耗都比較大。文獻[5]使用T-resister架構，有效減少了放大器中電容所占的面積，但與傳統(tǒng)電路相比，噪聲較大。因此，本文提出了一種由儀表放大器和可變增益放大器級聯(lián)而成的前置放大電路，可以有效地降低功耗，并且在增益和輸入噪聲等方面有良好的表現(xiàn)。

1　前置放大電路設計

1.1　儀表放大器

儀表放大器選用全差分“交流耦合-電容反饋式”閉環(huán)放大器[6-8]，如圖1所示，它具有穩(wěn)定的閉環(huán)增益，電容反饋放大器自身的交流耦合結構解決了直流漂移的問題。由于采用全差分電路，提高了電源抑制比和共模抑制比，從而降低了電源噪聲和共模噪聲的干擾。

圖1　全差分“交流耦合-電容反饋式”電路

該放大器的噪聲主要來自于OTA電路和反饋電路，其中反饋電路的等效輸入噪聲可表示為

(1)

其中，Rmos為反饋回路的偽電阻單元；fLP和fHP分別為低頻截止點和高頻截止點；Av為反饋回路的放大倍數(shù)。

OTA內部電路如圖2所示，該電路的開環(huán)增益可以表示為

(2)

式中，gmi為晶體管對應的輸入跨導；gmbi為考慮體效應情況下的襯底跨導；roi為各個晶體管對應的等效輸出電阻。電路總的等效輸入噪聲可以表示為

(3)

圖2　內部OTA電路架構

將式(3)在信號的頻帶內積分即可得到OTA電路的總體噪聲，加上反饋回路的總噪聲式(1)，便可以得出本文所提儀表放大器的總噪聲表達式

(4)

1.2　可變增益放大器

可變增益放大器通常是使用兩個電阻之間比例關系或兩個電容之間的比例關系來調節(jié)增益[9-10]。如果采用電容式的可變增益放大器，電容布局會占據(jù)晶片的絕大部分面積，為了減小晶片面積，本文使用改進型的兩個電阻式的可變增益放大器[11-12]，通過調節(jié)電阻的比值來改變放大器的增益。

圖3為本文所使用的可變增益放大器，該可變增益放大器的增益為

(5)

從式(5)可以看出，放大器的增益跟電阻的比例成正比。為了降低功率消耗，本電路使用1 V的工作電壓，為降低放大器的噪聲，第一級放大的輸入對管M1、M2選用PMOS管且工作在臨界區(qū)，并將源端和襯底接在一起，減少臨界電壓的變化。為使放大器功率消耗不超過1 μW，所以M3、M4、M11、M12所流過的電流約為175 nA，放大器的整體功耗約為840 nW。

圖3　電阻式可變增益放大器

電路的等效輸入噪聲由閃爍噪聲和熱噪聲組成，可以分別表示為

(6)

(7)

2　電路整體架構設計與仿真

可變增益放大器通過改變電阻比例來調節(jié)增益，儀表放大器通過改變電容比例調節(jié)增益，將上述可變增益放大器和儀表放大器按照不同連接方式，以人體的神經信號作為輸入信號，目標放大倍數(shù)為1 000倍，并對電路的功耗、噪聲和增益作性能指標進行比較，設計出提取神經信號的最優(yōu)電路。

2.1　兩個可變增益放大器級聯(lián)

如果將兩個相同的可變增益放大器級聯(lián)，雖然整體電路具有最小的面積和功耗、但其輸入等效噪聲太大且不具有低截止頻率，無法消除低頻噪聲和直流偏移電壓的干擾，所以這種架構不適合提取低頻的生物醫(yī)學信號。

2.2　兩個儀表放大器級聯(lián)

將兩個儀表放大器級聯(lián)，電路的優(yōu)勢是有很小的輸入等效噪聲，缺點也較為明顯，電路功耗是所有級聯(lián)方式中最高的。另外，電路的增益通過調節(jié)電容比值來決定，電容占據(jù)布局的大部分面積，所以該架構的面積也是最大的。綜上所述，由于該架構高功耗和高芯片面積額的特點，不利于便攜式設備的應用。

2.3　儀表放大器級聯(lián)可變增益放大器

儀表放大器級聯(lián)可變增益放大器的級聯(lián)電路如圖4所示。該架構可以分為兩種情況來設計仿真，因為可以選擇不同的電容比和電阻比。架構a采取儀表放大器放大100倍，可變增益放大器放大10倍的方式，而架構b的儀表放大器放大10倍，可變增益放大器放大100倍。但是儀表放大器放大100倍時電容所占面積較大，增益誤差也較大，頻寬也隨增益增加而降低，因此優(yōu)先考慮使用架構b。

圖4　儀表放大器級聯(lián)可變增益放大器

采用TSMC CMOS 0.18 μm工藝，在典型工藝角下，利用Hspice工具對架構a和架構b進行整體仿真，并用CosmosScope查看電路整體仿真結果。圖5和圖6分別是架構a和架構b的功耗和增益圖線。經過仿真驗證，相比之下，架構b的增益和功耗性能都要優(yōu)于架構a，所以可以選擇前者作為提取神經信號的電路架構。

圖5　架構a的功耗和增益曲線

圖6　架構b的功耗和增益曲線

通過上述分析，設計的前置放大器采用的架構b，它是將儀表放大器與可變增益放大器進行級聯(lián)[13-15]，通過調節(jié)電容比和電阻比，儀表放大器將輸入信號放大10倍，可變增益放大器再將輸入信號放大100倍，以實現(xiàn)整體電路的60 dB增益。

從圖6和圖7中可以看出，在工作電壓為1 V的條件下，架構a的級聯(lián)放大器功耗僅為2.92 μW，增益可達57.6 dB，并且在低頻段和中頻段都保持了良好的低噪聲特性，整體性能指標表現(xiàn)良好，符合本文預期設計指標。

圖7　等效輸入噪聲和等效輸出噪聲曲線

表1為本設計的前置放大電路與其它文獻的放大電路的比較。文獻[4]是一種用在記錄神經信號的電流式前端放大器，文獻[6]是一種針對腦電圖信號處理和特征提取的有儀表放大器和ADC構成的低功率SoC，文獻[8]是一種低電壓和低噪聲的儀表放大器。可以看出，與其它文獻相對比，當電路的工作電壓為1 V時，本設計的各項性能指標都表現(xiàn)良好，尤其是在功耗方面相對較低，僅為2.9 μW，并且在增益和輸入噪聲方面達到了預期效果。

表1　前置放大電路的比較

3　結束語

本文提出了一種儀表放大器級聯(lián)可變增益放大器的架構，實現(xiàn)對心電信號放大1 000倍，實驗結果表明，在工作電壓1 V下，采用TSMC 0.18 μm制作工藝，使用Hspice工具進行仿真，并通過CosmosScope觀測仿真結果，整體電路平均消耗功率為2.9 μW，增益約57.6 dB，共模抑制比為176 dB，0.5～200 Hz頻率范圍內的等效輸入噪聲為1.584 2 μV，電路有效降低了功耗，并且符合低噪聲的設計指標。這對于生物醫(yī)學信號的有效采集和生物醫(yī)學領域的技術發(fā)展有著積極的意義和影響。該前置放大電路的未來研究方向是繼續(xù)改善功率消耗、噪聲大小和布局面積，考慮使用可編程增益放大器代替電阻式可變增益放大器。此外，考慮在神經信號放大器上加入調頻器，進一步降低了電路噪聲。

[1]Harrison R R,Charles C.A low-power low-noise CMOS amplifier for neural recording applications[J]. IEEE Journal of Solid-State Circuits,2003,38(6):958-965.

[2]Wattanapanitch W,Sarpeshkar R.A low-power 32-channel digitally programmable neural recording integrated circuit[J].IEEE Transactions on Biomedical Circuits and Systems,2011,5(6):592-602.

[3]Azin M,Guggenmos D J,Barbay S,et al.A battery-powered activity-dependent intracortical microstimulation IC for brain-machine-brain interface[J].IEEE Journal of Solid-State Circuits,2011,46(4):731-745.

[4]Wu C Y,Chen W M,Kuo L T.A CMOS power-efficient low-noise current-mode front-end amplifier for neural signal recording[J].IEEE Transactions on Biomed Circuits System,2013,7(2):107-114.

[5]Ng K A,Xu Y P.A compact, low input capacitance neural recording amplifier[J].IEEE Transactions on Biomedical Circuits & Systems,2013,7(5):610-620.

[6]Verma N,Shoeb A,Bohorquez J,et al.A Micro-power EEG acquisition SoC with integrated feature extraction processor for a chronic seizure detection system[J].IEEE Journal of Solid-State Circuits,2010,45(4):804-816.

[7]Helleputte N V,Konijnenburg M,Pettine J,et al.A 345 μW multi-sensor biomedical SoC with Bio-Impedance,3-Channel ECG,motion artifact reduction,and integrated DSP[J].IEEE Journal of Solid-State Circuits,2015,50(1):230-244.

[8]Wu H,Xu Y P.A low-voltage low-noise CMOS instrumentation amplifier for portable medical monitoring systems[C].Quebec City:The 3rd International IEEE-NEWCAS Conference,IEEE,2005.

[9]李有慧.一種輸入輸出軌到軌CMOS運算放大器的設計[J].電子科技,2015,28(6):165-169.

[10] 肖本,肖明.CMOS運算放大器失調電壓消除設計[J].電子科技,2015,28(2):139-142.

[11] Ciabattoni L,Freddi A,Longhi S,et al.An open and modular hardware node for wireless sensor and body area networks[J].Journal of Sensors,2016(1):1-16.

[12] Yao E,Basu A.A 1 V, compact, current-mode neural spike detector with detection probability estimator in 65 nm CMOS[C].Lisbon:IEEE International Symposium on Circuits and Systems,IEEE,2015.

[13] Du D,Odame K M.A bandwidth-adaptive preamplifier[J].IEEE Journal of Solid-State Circuits,2013,48(9):2142-2153.

[14] Ng K A,Chan P K.A CMOS analog front-end IC for portable EEG/ECG monitoring applications[J].IEEE Transactions on Circuits and Systems I:Regular Papers,2005, 52(11):2335-2347.

[15] Xu J,Fan Q,Huijsing J H.Measurement and analysis of current noise in chopper amplifiers[J]. IEEE Journal of Solid-State Circuits,2013,48(7):1575-1584.