宗接華+趙春紅+王超

摘要：文章設(shè)計(jì)的多功能信號發(fā)生器以FPGA芯片為系統(tǒng)核心，利用單片機(jī)進(jìn)行系統(tǒng)控制，采用液晶屏作為顯示界面，設(shè)計(jì)的信號發(fā)生器可以產(chǎn)生正弦波、三角波、矩形波及任意波形等信號，并且信號具有精度高、頻帶寬、穩(wěn)定度高等特點(diǎn)。

關(guān)鍵詞：信號發(fā)生器；FPGA；單片機(jī)

信號發(fā)生器是一種常用的信號源，在教學(xué)科研、生產(chǎn)、遙感遙測等眾多場合都有著廣泛的應(yīng)用，是一種為電子測量工作提供電信號的設(shè)備，和示波器、電壓表、頻率計(jì)等儀器一樣是最基本也是應(yīng)用最廣泛的電子儀器之一[1]。隨著近年來電子技術(shù)的迅猛發(fā)展，電子測量工作對于包含波形發(fā)生器在內(nèi)的電子測量儀器提出了越來越高的要求。為適應(yīng)現(xiàn)代電子技術(shù)的不斷發(fā)展和市場需求，研究制作高性能的多功能波形發(fā)生器十分必要。

1方案比較及選擇

信號發(fā)生器主要可以采用兩種方案來實(shí)現(xiàn)。一種方案是以AD公司的直接數(shù)字頻率合成芯片為核心，通過單片機(jī)進(jìn)行控制，從而輸出信號波形。另一種方案是以現(xiàn)場可編程門陣列（Field Programmable GateArray，F(xiàn)PGA）芯片為核心，采用直接數(shù)字式頻率合成器（Direct Digital Synthesizer，DDS）技術(shù)，以單片機(jī)芯片為控制器，從而實(shí)現(xiàn)波形輸出。將以上兩種方案進(jìn)行比較，方案一的特點(diǎn)是頻率范圍寬、頻率穩(wěn)定度高、編程工作量較少，但是只能輸出正弦波和方波且成本較高；方案二的特點(diǎn)是頻率范圍寬、頻率穩(wěn)定度較高，不僅可輸出正弦波和方波這兩種常用波形，同時還可以輸出三角波、鋸齒波及任意波形，且成本較低。故本設(shè)計(jì)采用方案二來實(shí)現(xiàn)。

2系統(tǒng)總體設(shè)計(jì)

本設(shè)計(jì)以FPGA芯片EP4C6E22C8為核心，以單片機(jī)AT89S51為控制器，通過矩陣式鍵盤進(jìn)行輸入輸出控制，液晶屏1602為顯示界面，可實(shí)現(xiàn)正弦波、方波、三角波、鋸齒波及任意波等波形的輸出，如圖1所示。本設(shè)計(jì)輸出頻率范圍為0.1Hz?10MHz，頻率分辨率為0.1Hz，頻率穩(wěn)定度較高。

3系統(tǒng)主要模塊電路

3.1單片機(jī)控制電路

單片機(jī)芯片在整個系統(tǒng)中起到控制協(xié)調(diào)作用。該電路包含4X4矩陣式鍵盤，通過鍵盤可以輸入各種頻率值，同時通過鍵盤中的控制鍵可以實(shí)現(xiàn)整個系統(tǒng)的復(fù)位、頻率數(shù)據(jù)的發(fā)送等操作。單片機(jī)外圍連接了1602液晶顯示屏，可以將當(dāng)前的頻率、波形類型及輸入頻率、預(yù)設(shè)波形類型顯示出來。單片機(jī)要根據(jù)輸入的頻率值，計(jì)算出相應(yīng)的頻率控制字，計(jì)算的公式如下所示：

其中，f是輸出頻率，fc為FPGA芯片的時鐘信號，頻率為160M，相位累加器的寬度n取值為40。

3.2基于FPGA的DDS電路

DDS以高精度時鐘信號作為參考，經(jīng)由相位累加器及寄存器，在正弦查找表中找到相應(yīng)的幅值信息，通過D/A變換得到相應(yīng)的數(shù)字信號，再選用低通濾波器，最后輸出正弦信號[2]。本設(shè)計(jì)選用FPGA芯片EP4C6E22C8作為系統(tǒng)的核心，該芯片的功能分成3個模塊：控制邏輯模塊、IP核模塊及信號生成模塊。

控制邏輯模塊主要實(shí)現(xiàn)與單片機(jī)的通信，接受單片機(jī)傳送過來的48位頻率控制字，同時為了增強(qiáng)系統(tǒng)的穩(wěn)定性，在本模塊采取了相應(yīng)措施解決了亞穩(wěn)態(tài)問題。

為了提高系統(tǒng)的設(shè)計(jì)效率和穩(wěn)定性，本系統(tǒng)選用Altera公司定制好的IP核，分別來產(chǎn)生正弦信號、三角波信號以及任意波形信號。方波信號通過生產(chǎn)一個比較器來產(chǎn)生。

信號生產(chǎn)模塊是FPGA芯片的頂層模塊，在編寫代碼的過程中，需將以上兩個模塊例化，同時該模塊有兩個引腳與單片機(jī)相連，由單片機(jī)來控制最終輸出的數(shù)字波形信號。

3.3D/A轉(zhuǎn)換電路及放大電路

為了將FPGA輸出的數(shù)字信號轉(zhuǎn)換為模擬信號，本設(shè)計(jì)采用DAC908芯片來實(shí)現(xiàn)。該DAC908是一種高速芯片，輸入數(shù)字量位寬為8位。該芯片具備出色的更新速率，并特別適合于滿足多種應(yīng)用的需求。DAC908具有高阻抗，電流輸出能提供20mA的標(biāo)稱范圍和高達(dá)1.25V的輸出標(biāo)準(zhǔn)。差分輸出允許兩個差分或單端模擬信號的接口。

D/A轉(zhuǎn)換電路的后級采用OPA690芯片構(gòu)成放大電路，同時將電流信號轉(zhuǎn)換為電壓信號輸出，如圖2所示。OPA690芯片具有頻帶范圍寬、單位增益穩(wěn)定、高轉(zhuǎn)換速率、高輸出電流及低電源電流等特點(diǎn)，可單電源或雙電源供電，使用靈活。

3.4濾波電路

從放大電路輸出的信號波形含有大量的諧波，從而影響了信號的質(zhì)量。為了進(jìn)一步提升輸出信號的質(zhì)量，可以采

用低通濾波器對該信號進(jìn)行濾波。本系統(tǒng)采用專用的濾波器設(shè)計(jì)軟件BiterSolution進(jìn)行濾波器設(shè)計(jì)，經(jīng)過比選，確定了一個七階橢圓低通濾波器，如圖3所示。

4系統(tǒng)測試

本系統(tǒng)采用了泰克示波器、直流電壓源等實(shí)驗(yàn)儀器儀表進(jìn)行了測試和測量。

4.1輸出頻率穩(wěn)定測試

通過對特定頻率信號進(jìn)行測試，數(shù)據(jù)整理如表1所示，部分實(shí)測波形如圖4所示。

4.2系統(tǒng)功能測試

（1）波形輸出類型：正弦波、三角波、方波及任意波形。（2）波形輸出頻率范圍：0.1Hz?10MHz。（3）輸出信

號頻率穩(wěn)定度：優(yōu)于10-4。（4）輸出電壓幅度：在空載情況下用示波器測得的電壓峰-峰值Vop-p為2V左右。（5）失真度：在0?10M范圍內(nèi)，正弦信號、三角信號為明顯失真，方波信號在1MHz以上出現(xiàn)了失真。

5結(jié)語

本文以FPGA芯片為核心，利用單片機(jī)進(jìn)行控制，可以輸出多種常用信號，克服了以上缺點(diǎn)。經(jīng)過產(chǎn)品總體測試，各項(xiàng)功能均己按預(yù)定的指標(biāo)實(shí)現(xiàn)，且性能較為穩(wěn)定。并且系統(tǒng)的整體價格較低，可以在高校、科研所、電子公司推廣使用。

[參考文獻(xiàn)]

[1]許開華.DDS任意波形發(fā)生器波形數(shù)據(jù)生成及傳輸接口設(shè)計(jì)[D].成都：電子科技大學(xué)，2007.

[2]宗接華.基于DDS的實(shí)用信號發(fā)生器設(shè)計(jì)[D].長沙：湖南大學(xué)，2011.endprint