李菁川

摘要

電磁兼容性是影響電磁性能的一種能力，而隨著半導體技術的不斷發(fā)展，集成電路的應用范圍不斷擴展在人們的生產和生活中占據(jù)重要的位置。集成電路相比較于一般的電路具有復雜性，最容易產生的電磁干擾的問題，這也對電磁的兼容性提出了更高的要求。基于此，本文將以電磁的兼容性及其基本的原理作為切入點，對集成電路的電磁兼容性問題進行深入研究并在此基礎上提出提高集成電路電磁兼容性的方法，以期提高集成電路的應用水平。

【關鍵詞】集成電路 電磁兼容性 電磁干擾

集成電路在20世紀40年代后期產生，到目前為止發(fā)展到了一個芯片上包含上億晶體管的片上系統(tǒng)，其工作效率明顯提升。隨著電子設備及其功能發(fā)展的多樣化，集成電路的電磁工作環(huán)境也更加復雜，其中電磁干擾是其面臨的最突出的技術性問題，而通過電磁的兼容性技術可以較好地解決這個技術難題。

1電磁兼容性及其基本原理

1.1電磁兼容性的概念

電磁的兼容性是指設備或者是系統(tǒng)在所處的電磁環(huán)境中能正常工作且不對該環(huán)境中任何其他的設備構成產生電磁干擾以影響設備使用的能力，也就是不同的設備系統(tǒng)呈現(xiàn)出互不干擾的兼容狀態(tài)。電磁的兼容性一般從電磁干擾和電磁敏感度兩個方面進行測量。其中，電磁干擾就是指任何能夠終端、阻礙、降低或者是限制電子設備性能發(fā)揮的電磁能量，又根據(jù)不同的目標可以被分為傳導干擾和輻射干擾、寬帶干擾和窄帶干擾等。而電磁的敏感度就是指在電磁干擾的情況下電子設備系統(tǒng)能夠不被影響的能力，電磁抗擾性就是在產生電磁干擾下電子產品不降低性能的能力。一般來說，敏感度越高、抗干擾的能力越差。

在設備電磁兼容性中，一方面設備要具有抗電磁干擾的能力，另一方面也要能夠抵御電磁干擾帶來的不利影響。但是設備運轉自身產生的電磁干擾應該保持在一定的范圍之內。

1.2電磁兼容性的基本原理

電磁兼容性基本原理是以電磁干擾產生的原理為基礎的，一般來說，電磁干擾產生于電磁干擾源、耦合路徑和敏感設備三個方面。

電磁干擾源是電磁干擾組件在發(fā)揮功能的過程中必然會產生的問題，是客觀存在的。耦合路徑是指將干擾能量從干擾源傳輸?shù)矫舾性O備的路徑，耦合路徑分為傳導干擾和輻射干擾。傳導干擾通過導線將電磁干擾傳輸?shù)矫舾性O備上，而輻射干擾則是通過大電量電流、平行導線等問題導致輻射現(xiàn)象產生從而引發(fā)的電磁干擾傳輸。敏感設備就是指在受到電磁干擾源發(fā)射的電磁能量時導致設備性能降低的設備或設備系統(tǒng)，一般數(shù)字電路中臨近信號受到干擾的能力較高就是指電子設備的敏感度比較高。

因此從以上分分析中可以看出，消除電磁干擾、提高電磁兼容性能應該從這三個方面著手。

2集成電路的電磁兼容性分析

一般來說，集成電路是產生干擾的原因，也是受害者。而集成電路的電磁兼容可分為片內電磁兼容和片外電磁兼容兩個方面。

2.1片內電磁兼容性問題

2.1.1串擾

無論是有意還是無意，當一個電路的電壓或者是電流通過耦合路徑傳輸?shù)搅硪粋€電路中就會產生串擾的現(xiàn)象，具體來說就是信號或者是噪聲對另一個信號產生的耦合。

在集成電路中通常有三種串擾機制：公共阻抗、電廠耦合和磁場耦合。在集成電路中，根據(jù)電路布線以及耦合機制產生來解決串擾是最根本的方法，同時還需要對電流和電壓進行跟蹤。例如電廠耦合需要根據(jù)其自身的高阻抗和高頻率采取分離電路的方式隔離電路，降低電壓。

2.1.2同步開關噪聲

同步開關噪聲是由于集成電路中各種電路都使用一個電源分布線產生的。電路從電源總線吸納電流在總線上產生電壓降，這就會影響與總線相連接的所有電路。

2.2片外電磁兼容性問題

片外電磁兼容性問題主要表現(xiàn)在傳導耦合、電廠耦合、磁場耦合和輻射耦合四個方面。

傳導耦合就是在集成電路通過封裝引腳或者是引線造成的耦合；電廠耦合就是某個電壓在經過某一個期間時引起另外兩個外導體出現(xiàn)電壓，從而產生的耦合；磁場耦合就是器件內包含高頻電流環(huán)，能量通過磁場耦合出器件，電流環(huán)可能會連接到外部的電路環(huán)上；輻射場耦合是指電磁能量通過空間轉移使得空間距離拉大，噪聲耦合出集成電路并被其他的組件輻射出去從而形成輻射場耦合。

3集成電路電磁兼容性設計方法

集成電路電磁兼容性的設計方法不僅與集成電路自身的電磁發(fā)射與抗擾動測試有關，最重要的是要與集成電路的應用有關。因此可以將一些標準的電磁兼容性要求應用到集成電路本身的設計當中，從而降低集成電路的電磁干擾問題。具體來說，如果集成電路的設計不合理，那么高傳輸功率的集成電路產生的強大的電磁發(fā)射和傳導發(fā)射會無法滿足電磁兼容性的要求，因此，在設計時就需要集中考慮這些問題。

3.1降低集成電路電磁發(fā)射

集成電路的電磁發(fā)射效應的產生與電磁組件封裝、開關門數(shù)、I/O口和數(shù)字同步模塊等有關，因此集成電路電磁發(fā)射頻率降低應該從這些方面著手進行，其中的核心就是要控制供電線路的阻抗。除了減小寄生電感、使用合適的電源等手段以外，還可以從以下幾個方面進行：

（1）異步設計。通過控制信號的波形或者是拓展頻譜來降低電路的電磁發(fā)射，或者是在集成電路的核心模塊上采用異步設計，這樣異步電磁輻射量就會小于同步電路。

（2）對外部和芯片的版圖進行優(yōu)化設計。例如在電路的外部或者是芯片上使用雙絞線降低差分輸出信號的電磁發(fā)射，且不會受到電磁發(fā)射的影響。

（3）直接在封裝中使用電磁吸收材料，如使用鐵氧體。

（4）增加大的嵌入電容，就是在哪些產生明顯耦合作用的電源和環(huán)路上防止片上去耦電容，并在布線下鏈接上結電容，降低電磁的輻射。

（5）核心電路模塊和I/O口分開、在電源線上增加小串聯(lián)電阻等方法。

3.2提高集成電路抗干擾能力

提高集成電路的抗干擾能力就是降低電路的電磁敏感性，提高集成電路的抗干擾能力，首先，可以采用差分電路使電路的版圖設計優(yōu)化、電路分布勻稱，避免整流現(xiàn)象產生。其次，通過濾波限制敏感器件的頻率范圍。第三，安裝施密特觸發(fā)器能降低電磁敏感性。第四，采取高共模抑制比和電源抑制比避免電路受到整流干擾。第五，采用保護器件將高于電磁兼容性的電平部分掐掉。第六，異步電路、增加片上電容。

4結論

綜上所述，電磁干擾的來源于電磁干擾源、耦合路路徑和敏感設備這三個方面，因此電磁的兼容性應該從這三個方面入手。根據(jù)集成電路的自身的性質分析，其電磁兼容性應該從片內電磁兼容和片外電磁兼容這兩個方向上進行，而在實際的集合電路的設計中就需要特別注意的電磁發(fā)射和抗干擾能力這兩個方面，以提高集成電路的綜合使用效能。微電子行業(yè)中的集成電路兼容性問題是一個十分重要的問題，在未來的研究中，隨著科學技術的不斷進步，集成電路的電磁兼容性的技術水平還將會進一步提高。

參考文獻

[1]郭虎崗，劉俊，馬喜宏.混合集成電路的電磁兼容設計[J].微計算機信息，2008，02（02）：308-309+295.

[2]劉建鵬.集成電路的電磁兼容測量標準及需求分析[J].信息技術與標準化，2008，07（07）：63-67.endprint