趙 勇, 高彥杰

(上海電力學(xué)院 電子與信息工程學(xué)院, 上海 200090)

隨著電力自動(dòng)化系統(tǒng)的發(fā)展和分布式網(wǎng)絡(luò)的廣泛應(yīng)用,對(duì)于系統(tǒng)的時(shí)間同步精度要求越來(lái)越高.比如在線路行波故障測(cè)距中要求時(shí)間同步誤差小于1 us.IEEE 1588是關(guān)于網(wǎng)絡(luò)測(cè)量和控制系統(tǒng)的精確時(shí)間協(xié)議[1],可實(shí)現(xiàn)高精度的時(shí)間同步.IEEE 1588 協(xié)議規(guī)定了主從時(shí)鐘通過(guò)周期性地交換帶有時(shí)間戳的報(bào)文,根據(jù)這些報(bào)文,從時(shí)鐘計(jì)算出其與主時(shí)鐘的時(shí)間和頻率偏差,通過(guò)對(duì)從時(shí)鐘自身進(jìn)行調(diào)整,以達(dá)到時(shí)鐘同步的目的.目前對(duì)IEEE 1588時(shí)間同步精度的研究大都以硬件開(kāi)發(fā)平臺(tái)為主[2],關(guān)于IEEE 1588時(shí)間同步的軟件仿真平臺(tái)相對(duì)較少,并且一般都是針對(duì)IEEE 1588協(xié)議某一個(gè)方面的研究.例如張城等人[3]提出了一種IEEE 1588時(shí)鐘同步仿真模型,其中的主從時(shí)鐘都是用關(guān)于時(shí)間的一次函數(shù)來(lái)代替,其主要目的是研究PI參數(shù)優(yōu)化對(duì)同步精度的影響;ZDENEK Chaloupka等人[4]提出了一種基于時(shí)鐘的IEEE 1588協(xié)議仿真模型,它僅局限于協(xié)議中報(bào)文時(shí)間戳產(chǎn)生部分.文獻(xiàn)[5]提出了一種較為完整的IEEE 1588時(shí)鐘同步軟件仿真系統(tǒng).本文將利用這個(gè)經(jīng)過(guò)校驗(yàn)的仿真平臺(tái)完成對(duì)IEEE 1588時(shí)間同步效果的仿真實(shí)驗(yàn)并進(jìn)行仿真分析,得到主從時(shí)鐘晶振精度、同步周期等因素對(duì)IEEE 1588同步系統(tǒng)的時(shí)間同步效果的影響,由此提出在實(shí)際應(yīng)用中可以用來(lái)提高同步精度的措施.

1 時(shí)鐘同步系統(tǒng)仿真模型

IEEE 1588時(shí)鐘同步系統(tǒng)模型如圖1所示.從功能上可將其分為3個(gè)模塊,即:晶振模塊;協(xié)議模塊;從時(shí)鐘伺服控制模塊.晶振模塊產(chǎn)生標(biāo)準(zhǔn)晶振頻率和晶振噪聲,然后輸入到協(xié)議模塊進(jìn)行相應(yīng)的處理后產(chǎn)生主從時(shí)鐘時(shí)間戳,從時(shí)鐘伺服控制模塊得到主從時(shí)鐘時(shí)間戳后,進(jìn)行主從時(shí)鐘同步運(yùn)算,得到從時(shí)鐘誤差調(diào)整量,再對(duì)從時(shí)鐘進(jìn)行調(diào)整,以完成主從時(shí)鐘同步.

圖1 IEEE 1588時(shí)鐘同步系統(tǒng)

1.1 晶振模塊

現(xiàn)有IEEE 1588協(xié)議研究中的晶振模型一般簡(jiǎn)化為高斯噪聲模型[6].為了更加貼合實(shí)際情況,本文采用了公認(rèn)的冪率譜晶振模型[7].對(duì)于一個(gè)晶振頻率源,設(shè)標(biāo)稱(chēng)頻率為f0,瞬時(shí)頻率為f,定義瞬時(shí)相對(duì)頻率偏差(晶振噪聲)為y(t),則

在冪率譜晶振模型中,y(t)的功率譜密度可表示為:

Sy(f)=h-2f-2+h-1f-1+

h0+h1f+h2f2

(1)

由式(1)可以看出,晶振噪聲由5種噪聲組成:h-2項(xiàng)為隨機(jī)游走調(diào)頻噪聲;h-1項(xiàng)為閃變調(diào)頻噪聲;h0項(xiàng)為白色調(diào)頻噪聲;h1項(xiàng)為閃變調(diào)相噪聲;h2項(xiàng)為白色調(diào)相噪聲.在晶振仿真中可以用高斯白噪聲通過(guò)不同的整形濾波器得到上述5種晶振噪聲.其冪律譜系數(shù)分別為:h-2=1.24e-17,h-1=5.925e-16,h0=3.216e-15,h1=6.85e-16,h2=2.18e-17[8].

1.2 協(xié)議模塊

IEEE 1588協(xié)議的消息傳遞過(guò)程如圖2所示.需要注意的是,該模塊有3個(gè)時(shí)間參考,分別為主時(shí)鐘晶振頻率、從時(shí)鐘晶振頻率和理想時(shí)鐘頻率.

圖2 IEEE 1588協(xié)議從時(shí)鐘、主時(shí)鐘和

圖2中,主時(shí)鐘以Tpck為周期發(fā)送同步報(bào)文,Tpck是以主時(shí)鐘頻率(fM)為參考的量,相對(duì)應(yīng),以時(shí)鐘頻率(fS)為參考時(shí)間的量為Δs[n],以理想頻率(fR)為參考時(shí)間的量為Δt[n].它們之間的關(guān)系為:

(2)

圖2中,主時(shí)鐘發(fā)送SYNC報(bào)文時(shí)間戳為T(mén)1[n],相應(yīng)的,從時(shí)鐘計(jì)數(shù)器時(shí)間為CS[n],從時(shí)鐘接收SYNC報(bào)文時(shí)間戳為T(mén)2[n],從時(shí)鐘發(fā)送DELAY_REQ報(bào)文時(shí)間戳為T(mén)3[n],主時(shí)鐘接收DELAY_REQ報(bào)文時(shí)間戳為T(mén)4[n].根據(jù)IEEE 1588協(xié)議,它們可分別表示為:

式中:εS[n]——從時(shí)鐘測(cè)量的正向延遲,表示報(bào)文由主時(shí)鐘發(fā)送至從時(shí)鐘所需要的時(shí)間;

λS[n]——從時(shí)鐘測(cè)量的處理延遲,表示從時(shí)鐘接收SYNC報(bào)文到發(fā)送DELAY_DEQ報(bào)文所需要的時(shí)間;

γM[n]——主時(shí)鐘測(cè)量的反向延遲,表示DELAY_DEQ報(bào)文從從時(shí)鐘發(fā)送到主時(shí)鐘所需要的時(shí)間,并且在T4[n]中需要將正向延遲和處理延遲變換成主時(shí)鐘時(shí)間.

正向延遲、處理延遲和反向延遲的理想時(shí)間量與相應(yīng)主從時(shí)間量之間的換算公式為:

(5)

式中:νM,S[n]——經(jīng)換算得到的相應(yīng)主從時(shí)間量;

ψ[n]——正向、反向和處理延遲的理想時(shí)間量.

通過(guò)上面的分析得到IEEE 1588協(xié)議主時(shí)鐘和從時(shí)鐘simulink仿真模型如圖3所示.

1.3 從時(shí)鐘伺服控制模塊

從時(shí)鐘伺服控制系統(tǒng)[9-10]如圖1虛線部分所示.它首先對(duì)協(xié)議模塊中得到的4個(gè)時(shí)間戳(T1,T2,T3,T4)進(jìn)行如下計(jì)算.由主(從)時(shí)鐘發(fā)送(接受)SYNC報(bào)文時(shí)間戳得到主從時(shí)鐘延遲(dm2s):dm2s=T1-T2;由從(主)時(shí)鐘發(fā)送(接受)DELAY_DEQ報(bào)文時(shí)間得到從主時(shí)鐘延遲(ds2m):ds2m=T3-T4.計(jì)算中假設(shè)傳播延遲是對(duì)稱(chēng)的,這樣就產(chǎn)生了消息傳播延遲(dprop)及從時(shí)鐘偏移量(doffset):

(6)

從時(shí)鐘偏移量doffset通過(guò)零階保持器和PI控制器兩個(gè)模塊后產(chǎn)生從時(shí)鐘的矯正量,再對(duì)從時(shí)鐘進(jìn)行調(diào)整,使其達(dá)到與主時(shí)鐘同步.

圖3 主時(shí)鐘和從時(shí)鐘simulink仿真模型

2 IEEE 1588仿真實(shí)驗(yàn)分析

2.1 晶振準(zhǔn)確度對(duì)同步精度的影響

在IEEE 1588時(shí)間同步系統(tǒng)中,主從時(shí)鐘的時(shí)鐘頻率由晶振產(chǎn)生,而對(duì)于不同的晶振有著不同的頻率準(zhǔn)確度.表1是常見(jiàn)頻率標(biāo)準(zhǔn)的準(zhǔn)確度.

表1 常見(jiàn)頻率標(biāo)準(zhǔn)的準(zhǔn)確度

晶振的準(zhǔn)確度是分析IEEE 1588時(shí)間同步必須考慮的因素.本仿真將主從時(shí)鐘晶振的準(zhǔn)確度范圍為0～2.0×10-4,主從時(shí)鐘標(biāo)準(zhǔn)頻率均是50 MHz,同步周期為125 ms.為了簡(jiǎn)化,將正向、反向和處理延遲時(shí)間均設(shè)定為常數(shù),分別為:20e-6 s,1e-6 s,25e-6 s.仿真得到不同準(zhǔn)確度的主從時(shí)鐘晶振的時(shí)鐘同步精度三維圖如圖4所示.

圖4 主從時(shí)鐘晶振準(zhǔn)確度變化

圖4中,當(dāng)主(從)時(shí)鐘準(zhǔn)確度固定,從(主)時(shí)鐘由0到2.0×10-4變化時(shí),時(shí)鐘同步精度值不斷變大,由此得到主從時(shí)鐘的晶振準(zhǔn)確度越高,相應(yīng)的時(shí)鐘同步系統(tǒng)的收斂精度也越高.因此,在實(shí)際應(yīng)用中可以盡量提高主從時(shí)鐘的晶振精度.因準(zhǔn)確度越高成本也越高,故在實(shí)際應(yīng)用中要根據(jù)不同的應(yīng)用環(huán)境選擇不同的晶振.

2.2 同步周期對(duì)同步精度的影響

在IEEE 1588協(xié)議中,主時(shí)鐘周期性地向從時(shí)鐘發(fā)送同步報(bào)文,并通過(guò)報(bào)文交換,得到完成時(shí)鐘同步的數(shù)據(jù).這個(gè)發(fā)送同步報(bào)文的周期也就是主從時(shí)鐘的同步周期.同步周期是可以人為設(shè)定和調(diào)控的.本文通過(guò)對(duì)同步周期的調(diào)整來(lái)研究同步精度的變化情況.其中,同步周期為0.05～2 s變化,主從時(shí)鐘均是50 MHz,±5.0×10-5晶振,為了簡(jiǎn)化,將正向、反向和處理延遲時(shí)間均設(shè)定為常數(shù),分別為20e-6 s,1e-6 s,25e-6 s.最終得到的仿真結(jié)果如圖5所示.

圖5 同步周期變化對(duì)同步精度的影響

圖5中,當(dāng)時(shí)鐘同步周期從0.05～2 s變化時(shí),收斂精度值增大,并且時(shí)鐘同步周期在0.05～1.6 s期間,收斂精度以較小增幅增長(zhǎng);當(dāng)時(shí)鐘同步周期在1.6～2 s期間,收斂精度突然成指數(shù)式增長(zhǎng).由此可知,同步周期越長(zhǎng),整個(gè)時(shí)鐘同步系統(tǒng)的收斂效果越差,且在某一個(gè)同步時(shí)間會(huì)發(fā)生指數(shù)式的變化.因此,在實(shí)際應(yīng)用中我們要控制同步周期在一個(gè)合理的范圍內(nèi),盡量控制同步周期在一個(gè)較小的值內(nèi).

3 結(jié) 語(yǔ)

本文引用了一個(gè)相對(duì)完整并且經(jīng)過(guò)驗(yàn)證的IEEE 1588時(shí)鐘同步仿真平臺(tái),該平臺(tái)采用了公認(rèn)的晶振模型.以此平臺(tái)為基礎(chǔ),研究分析了主從時(shí)鐘晶振的晶振準(zhǔn)確度變化對(duì)同步精度效果的影響,結(jié)果表明,主時(shí)鐘或從時(shí)鐘的晶振漂移對(duì)同步精度誤差產(chǎn)生的影響程度相同,主時(shí)鐘(或從時(shí)鐘)晶振漂移參數(shù)變化與同步精度誤差變化關(guān)系近似為線性,其變化率約為4.0×10-5.此外,同步周期時(shí)間對(duì)同步精度誤差影響可分為兩個(gè)部分,當(dāng)同步周期小于1.6 s時(shí),對(duì)精度誤差影響相對(duì)較小;而當(dāng)同步周期大于1.8 s時(shí),同步精度誤差隨同步時(shí)間增加,呈現(xiàn)急劇上升的趨勢(shì).下一步的工作主要是對(duì)時(shí)鐘伺服控制模塊中的PI控制器的參數(shù)優(yōu)化,以及運(yùn)用濾波器等手段對(duì)時(shí)鐘伺服控制模塊進(jìn)行優(yōu)化和改進(jìn).

[1] EIDSON J,KANG L.1588—2008—IEEE standard for a precision clock synchronization protocol for networked measurement and control systems[J].Imprimerie Nouvelle,V.Berthod,2008(2):98-105.

[2] 黃健,劉鵬,楊瑞民.IEEE 1588 精確時(shí)鐘同步協(xié)議從時(shí)鐘設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2010,36(7):91-97.

[3] 張城,陳隆道,文昊翔.基于IEEE 1588 協(xié)議的從時(shí)鐘同步控制算法研究[J].工業(yè)控制計(jì)算機(jī),2012,25(12):83-85.

[4] ZDENEK Chaloupka,NAYEF Alsindi,JAMES Aweya.Efficient and precise simulation model of synchronization clocks in packet networks[J].IEEE CAMAD,2013,39(10A):79-83.

[5] 趙勇,高彥杰.Investigations on simulation platform for IEEE 1588 precision time synchronization[C]//CST,2016.

[6] FONTANELLI D,MACII D,WOLFROM P,etal.A clock state estimator for PTP time synchronization in harsh environmental conditions[C]//IEEE ISPCS,2011:99-104.

[7] YUAN Lisong,CHEN Xiaolong,WANG Jiali.A practical simulation method for generating phase noise of oscillators[J].ICMIC,2013(1):132-136.

[8] 尚紅娟.時(shí)間頻率同步的優(yōu)化控制方法研究[D].西安:西安科技大學(xué),2010.

[9] 林永君,李境達(dá),李通,等.基于IEEE 1588 協(xié)議的從時(shí)鐘設(shè)計(jì)及其控制研究[J].電力科學(xué)與工程,2014,30(9):53-58.

[10] 劉見(jiàn),靳紹平,李敏,等.基于IEEE 1588協(xié)議的高精度時(shí)鐘對(duì)時(shí)設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2014,40(4):48-51.