郭海濤+許倫輝

摘 要： 為了實(shí)現(xiàn)對狹窄路段交通擁堵智能控制和調(diào)度，進(jìn)行控制系統(tǒng)優(yōu)化設(shè)計(jì)，提出基于FPGA的狹窄路段交通擁堵智能控制系統(tǒng)設(shè)計(jì)方案。用嵌入式VXI總線模塊技術(shù)和DSP集成信號處理技術(shù)進(jìn)行車流量數(shù)據(jù)分析和信號調(diào)理，結(jié)合GPS定位和無線網(wǎng)絡(luò)技術(shù)進(jìn)行交通自組織網(wǎng)絡(luò)設(shè)計(jì)，在ARM Cortex?M3內(nèi)核中進(jìn)行控制系統(tǒng)的嵌入式開發(fā)，采用模塊化設(shè)計(jì)和集成電路設(shè)計(jì)相結(jié)合方法實(shí)現(xiàn)系統(tǒng)硬件開發(fā)。采用FPGA可編程邏輯芯片作為控制系統(tǒng)的核心處理芯片，進(jìn)行狹窄路段交通擁堵控制信號的高頻放大、正交解調(diào)和混頻處理，實(shí)現(xiàn)控制系統(tǒng)集成電路設(shè)計(jì)。系統(tǒng)測試結(jié)果表明，采用該系統(tǒng)進(jìn)行交通擁堵智能控制，能降低擁堵程度，提高通行能力，系統(tǒng)的可靠性較好。

關(guān)鍵詞： FPGA； 交通智能控制系統(tǒng)； 嵌入式開發(fā)； DSP

中圖分類號： TN876?34； TP273 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2017）24?0124?03

Abstract： In order to realize the intelligent control and scheduling of the traffic congestion on narrow road， the optimization design of the control system is performed， and a design scheme of the FPGA?based intelligent control system for traffic congestion on narrow road is proposed. The embedded VXI bus module technology and DSP integrated signal processing technology are used to conduct the traffic flow data analysis and signal conditioning， and combined with the GPS positioning technology and wireless network technology to design the vehicular Ad Hoc networks. The embedded development of the control system is carried out in ARM Cortex?M3 kernel. The method combining modular design and integrated circuit design is adopted to realize the system hardware development. The FPGA programmable logic chip is taken as the core processing chip of the control system to perform high?frequency amplification， quadrature demodulation and frequency mixing processing for the control signal of traffic congestion on narrow road， so as to realize the integrated circuit design of the control system. The system test results show that the system can realize the traffic congestion intelligent control， reduce the congestion degree and improve the traffic capacity， and has high reliability.

Keywords： FPGA； traffic intelligent control system； embedded development； DSP

為了緩解交通擁堵，需要對狹窄路段進(jìn)行交通擁堵智能控制，通過交通擁堵智能控制和調(diào)度，實(shí)現(xiàn)交通擁堵治理，研究狹窄路段交通擁堵智能控制系統(tǒng)優(yōu)化設(shè)計(jì)方法，在治理交通擁堵，提高路面通行能力方面具有重要意義，相關(guān)系統(tǒng)設(shè)計(jì)方法研究受到人們極大關(guān)注[1]。文獻(xiàn)[2]提出基于交通自組織網(wǎng)絡(luò)（Vehicular Ad Hoc Networks，VANETs）無線射頻識別的交通擁堵智能控制系統(tǒng)，采用裝有RFID閱讀器進(jìn)行交通流信息采集和車輛定位，在嵌入式Linux內(nèi)核下實(shí)現(xiàn)交通擁堵控制器設(shè)計(jì)，系統(tǒng)可靠性較好，但易受到不規(guī)則交通流干擾產(chǎn)生控制失穩(wěn)。文獻(xiàn)[3]中提出并行微觀交通動(dòng)態(tài)負(fù)載平衡調(diào)度模型，實(shí)現(xiàn)交通擁堵微觀調(diào)度，但該模型未進(jìn)行系統(tǒng)硬件開發(fā)設(shè)計(jì)，系統(tǒng)的應(yīng)用價(jià)值不大。針對上述問題，本文提出基于FPGA的狹窄路段交通擁堵智能控制系統(tǒng)設(shè)計(jì)方案，并進(jìn)行了調(diào)試分析，展示了本文設(shè)計(jì)系統(tǒng)的優(yōu)越性。

1 系統(tǒng)總體設(shè)計(jì)與功能結(jié)構(gòu)分析

1.1 總體設(shè)計(jì)

為了實(shí)現(xiàn)狹窄路段中的交通擁堵智能控制系統(tǒng)設(shè)計(jì)，首先分析控制系統(tǒng)的總體結(jié)構(gòu)模型，交通擁堵智能控制系統(tǒng)設(shè)計(jì)主要包括硬件電路設(shè)計(jì)和可編程邏輯控制芯片的嵌入式設(shè)計(jì)兩大部分。本文設(shè)計(jì)的交通擁堵智能控制系統(tǒng)包括A/D模塊、模擬信號預(yù)處理模塊、收發(fā)轉(zhuǎn)換模塊、功率放大模塊和輸出接口電路模塊等。系統(tǒng)由全向磁傳感器陣列、上位機(jī)、下位機(jī)、信號調(diào)理電路、交通調(diào)度控制執(zhí)行器和微機(jī)控制電路等組成[4]。系統(tǒng)通過A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器產(chǎn)生脈沖信息，根據(jù)壓力傳感器和視頻采集儀器實(shí)現(xiàn)對道路交通流原始數(shù)據(jù)采集，通過激光掃描技術(shù)進(jìn)行交通監(jiān)控視頻圖像處理，將采集的原始圖像信息和交通流量信息傳輸?shù)叫畔⑻幚碇行模瑢?shí)現(xiàn)信息融合分析，以此為交通擁堵智能控制系統(tǒng)提供數(shù)據(jù)輸入基礎(chǔ)。在輸出端，對控制信號進(jìn)行匹配濾波放大和檢波處理，在FPGA核心板中進(jìn)行集成智能控制[5]。endprint

交通擁堵控制系統(tǒng)的供電電源采用實(shí)時(shí)時(shí)鐘電源、內(nèi)核電源和I/O電源供電，采用多點(diǎn)控制方法實(shí)現(xiàn)交通擁堵智能控制系統(tǒng)的遠(yuǎn)程智能控制，根據(jù)上述分析，得到本文設(shè)計(jì)的交通擁堵智能控制系統(tǒng)的實(shí)現(xiàn)總體結(jié)構(gòu)圖如圖1所示。

分析圖1得知，本文設(shè)計(jì)的交通控制系統(tǒng)通過傳感器模塊進(jìn)行交通圖像、聲音、流量以及視頻等信息采集，將采集的交通監(jiān)控信息輸入到信號調(diào)理模塊中，在開放式應(yīng)用編程接口中進(jìn)行交通擁堵智能控制和信息調(diào)度。

1.2 系統(tǒng)的功能結(jié)構(gòu)分析與技術(shù)指標(biāo)

本文設(shè)計(jì)的交通擁堵智能控制系統(tǒng)構(gòu)架一共分為三層體系結(jié)構(gòu)，分別為交通信息流的感知層、車輛流量信息的數(shù)據(jù)傳輸層和信息融合輸出層。交通智能控制系統(tǒng)由全向磁傳感器陣列、上位機(jī)、下位機(jī)、信號調(diào)理電路、交通調(diào)度控制執(zhí)行器和微機(jī)控制電路等組成，功能結(jié)構(gòu)組成描述如下：

（1） 全向磁傳感器陣列。全向磁傳感器陣列是實(shí)現(xiàn)交通擁堵數(shù)據(jù)和車輛流量數(shù)據(jù)采集功能，傳感器陣列的默認(rèn)的倍頻數(shù)為10倍，采用UHF RFID進(jìn)行交通的車輛流量的高頻無線信號識別，采用特定頻率的無線電波進(jìn)行交通的遠(yuǎn)程通信。當(dāng)讀寫器喚醒所有標(biāo)簽后[6]，裝有RFID閱讀器通過定位系統(tǒng)進(jìn)行數(shù)據(jù)采集，結(jié)合GPS定位和無線網(wǎng)絡(luò)技術(shù)進(jìn)行道路交通和車輛分布的自組織網(wǎng)絡(luò)設(shè)計(jì)，構(gòu)建狹窄路段交通擁堵智能控制系統(tǒng)的傳感網(wǎng)絡(luò)結(jié)構(gòu)模型。

（2） 上位機(jī)、下位機(jī)。上位機(jī)通信模型是實(shí)現(xiàn)控制系統(tǒng)與交通網(wǎng)絡(luò)控制中心數(shù)據(jù)傳輸和信息通信功能，控制系統(tǒng)通過有源RFID電子標(biāo)簽發(fā)射交通信息和車流信息，通過應(yīng)答器與上位機(jī)通信，采用GPRS SIM300轉(zhuǎn)換器接收下位機(jī)發(fā)出控制指令，實(shí)現(xiàn)上位機(jī)通信和下位機(jī)程序控制功能。

（3） 信號調(diào)理電路。信號調(diào)理電路是實(shí)現(xiàn)交通擁堵智能控制的信號集成處理和數(shù)據(jù)融合分析功能，RFID識別系統(tǒng)采用D/A轉(zhuǎn)換器進(jìn)行數(shù)/模轉(zhuǎn)換，實(shí)現(xiàn)交通擁堵控制信號采集及信號處理。

（4） 交通調(diào)度控制執(zhí)行器。交通調(diào)度控制執(zhí)行器是控制系統(tǒng)的執(zhí)行機(jī)構(gòu)，用低功耗12位數(shù)/模轉(zhuǎn)換器實(shí)現(xiàn)串行數(shù)據(jù)輸入，上機(jī)位和下機(jī)位使用電纜盤進(jìn)行連接，實(shí)現(xiàn)交通調(diào)度控制。

（5） 微機(jī)控制電路。微機(jī)控制電路是整個(gè)交通擁堵智能控制系統(tǒng)的控制中心，通過A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器產(chǎn)生的高頻高壓電流作為交通擁堵智能控制系統(tǒng)的復(fù)位脈沖，采用VME總線進(jìn)行控制放大增益控制，根據(jù)控制信號的大小自動(dòng)調(diào)整采樣頻率，實(shí)現(xiàn)對交通擁堵調(diào)度微機(jī)控制。

2 系統(tǒng)電路開發(fā)設(shè)計(jì)

在進(jìn)行狹窄路段交通擁堵智能控制系統(tǒng)總體設(shè)計(jì)構(gòu)架分析和功能模塊化設(shè)計(jì)基礎(chǔ)上，進(jìn)行交通擁堵智能控制器硬件模塊化設(shè)計(jì)，各個(gè)功能模塊組件硬件電路設(shè)計(jì)描述具體如下：

（1） A/D模塊

A/D模塊采用ADI公司高速A/D芯片AD922作為外圍芯片，接口方式為串行，A/D芯片采樣時(shí)鐘頻率為12 MHz、電壓為3.2 V，選擇好合適輸出電平，據(jù)脈沖電流均值，控制A/D轉(zhuǎn)換器進(jìn)行正常采樣，得交通擁堵智能控制系統(tǒng)A/D采樣電路，如圖2所示。

（2） 模擬信號預(yù)處理模塊

在輸出端采用VIX總線模塊技術(shù)進(jìn)行接口設(shè)計(jì)，采用時(shí)鐘電路進(jìn)行狹窄路段交通擁堵信息的傳感智能識別，模擬信號預(yù)處理的觸發(fā)總線由8條TTL觸發(fā)線和6條ECL觸發(fā)線構(gòu)成，采用內(nèi)核控制器進(jìn)行狹窄路段交通擁堵控制信號的集成DSP控制，實(shí)現(xiàn)控制信號的放大濾波和檢波處理。模擬信號預(yù)處理模塊電路設(shè)計(jì)如圖3所示。

（3） 收發(fā)轉(zhuǎn)換模塊

收發(fā)轉(zhuǎn)換模塊有3個(gè)多通道緩沖串口McBSPs，用ADM706SAR構(gòu)建復(fù)位電路，通過CPLD編程方法進(jìn)行交通擁堵FPGA邏輯控制，收發(fā)轉(zhuǎn)換模塊電路設(shè)計(jì)如圖4所示。

（4） 功率放大模塊

功率放大模塊采用串行A/D，D/A設(shè)備進(jìn)行狹窄路段交通擁堵控制信號的高頻放大、正交解調(diào)和混頻處理，放大信號經(jīng)DMA 控制器直接發(fā)送數(shù)據(jù)延遲，實(shí)現(xiàn)與交通控制中心的數(shù)據(jù)傳輸通信，通過模塊化設(shè)計(jì)，在ARM Cortex?M3內(nèi)核中進(jìn)行控制系統(tǒng)嵌入式開發(fā)和電路集成設(shè)計(jì)。

3 實(shí)驗(yàn)測試

為了測試設(shè)計(jì)基于FPGA的狹窄路段交通擁堵智能控制系統(tǒng)在改善狹窄路段交通擁堵狀態(tài)，實(shí)現(xiàn)交通智能調(diào)度中的應(yīng)用性能，進(jìn)行仿真實(shí)驗(yàn)。系統(tǒng)測試的開發(fā)平臺是Visual DSP++ 4.5，采用NetLogo V4.1RC5仿真工具模擬交通運(yùn)行狀態(tài)，設(shè)定系統(tǒng)的內(nèi)核時(shí)鐘為600 MHz，鎖相環(huán)輸出頻率為600 MHz， 內(nèi)核中斷時(shí)鐘為120 Hz。設(shè)定在狹窄路段交通擁堵級別為嚴(yán)重級別，車輛密度為每車道50輛/km以上，得到在輕度擁堵和嚴(yán)重?fù)矶孪虏捎帽疚脑O(shè)計(jì)控制系統(tǒng)進(jìn)行交通調(diào)度后擁堵程度對比如圖5所示。

分析得知，采用改進(jìn)方法進(jìn)行狹窄路段交通擁堵控制，能準(zhǔn)確識別交通擁堵信息流，降低擁堵程度，車輛通行能力比傳統(tǒng)方法高出16%。

4 結(jié) 論

本文研究了交通擁堵的智能控制系統(tǒng)設(shè)計(jì)模型，提出基于FPGA的狹窄路段交通擁堵智能控制系統(tǒng)設(shè)計(jì)方案。采用嵌入式VXI總線模塊技術(shù)和DSP集成信號處理技術(shù)，結(jié)合GPS定位和無線網(wǎng)絡(luò)技術(shù)進(jìn)行交通自組織網(wǎng)絡(luò)設(shè)計(jì)，在ARM Cortex?M3內(nèi)核中進(jìn)行控制系統(tǒng)的嵌入式開發(fā)，采用模塊化設(shè)計(jì)和集成電路設(shè)計(jì)相結(jié)合方法實(shí)現(xiàn)系統(tǒng)硬件開發(fā)。

參考文獻(xiàn)

[1] 趙荻，郎海濤，劉永信，等.基于實(shí)時(shí)路況的交通信號燈智能管控方法[J].計(jì)算機(jī)工程與設(shè)計(jì)，2015（3）：783?788.

[2] 游子毅，陳世國，王義.基于ε?支持向量回歸理論的區(qū)域交通信號智能控制[J].計(jì)算機(jī)應(yīng)用，2015，35（5）：1361?1366.

[3] 周鵬.數(shù)據(jù)挖掘技術(shù)下的智能化車輛管理系統(tǒng)實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2016，39（16）：52?54.

[4] GOVONI M A， LI H， KOSINSKI J A. Range?Doppler resolution of the linear?FM noise radar waveform [J]. IEEE transactions on aerospace and electronic systems， 2013， 49（1）： 658?664.

[5] 尚曉麗，包向輝.基于反向最近鄰查詢的智能交通調(diào)度模型[J].科技通報(bào)，2015（6）：124?126.

[6] 姚慶華，和永軍，繆應(yīng)鋒.面向綜合智能交通系統(tǒng)的多源異構(gòu)數(shù)據(jù)集成框架研究[J].云南大學(xué)學(xué)報(bào)（自然科學(xué)版），2017（z1）：41?45.endprint