，，，

(1.上海大學(xué) 機(jī)電工程與自動(dòng)化學(xué)院，上海 200072; 2.上海市電站 自動(dòng)化技術(shù)重點(diǎn)實(shí)驗(yàn)室，上海 200072;3.上海大學(xué) 微電子研究與開(kāi)發(fā)中心，上海 200072)

基于MIPI標(biāo)準(zhǔn)下的D-PHY的設(shè)計(jì)與驗(yàn)證

承文龍1,3，胡越黎1,2,3，楊曄晨3，胡云生3

(1.上海大學(xué)機(jī)電工程與自動(dòng)化學(xué)院，上海200072; 2.上海市電站自動(dòng)化技術(shù)重點(diǎn)實(shí)驗(yàn)室，上海200072;3.上海大學(xué)微電子研究與開(kāi)發(fā)中心，上海200072)

目前大部分移動(dòng)設(shè)備均使用MIPI接口，主要是MIPI接口可以實(shí)現(xiàn)高速數(shù)據(jù)傳輸，同時(shí)不會(huì)造成功耗的損失過(guò)大的功能；為了理解MIPI接口的工作原理，通過(guò)對(duì)MIPI接口中物理層的設(shè)計(jì)和研究；闡述MIPI接口實(shí)現(xiàn)低功耗模式和高速傳輸數(shù)據(jù)模式的本質(zhì)原理；對(duì)MIPI接口物理層的設(shè)計(jì)，采用40 nm的CMOS工藝，實(shí)現(xiàn)以500 MHz的速率來(lái)傳輸數(shù)據(jù)，功耗損失僅在0.74 mW左右。

移動(dòng)產(chǎn)業(yè)處理器接口；物理層；高速模式；低功耗模式

0 引言

隨著信息技術(shù)的飛速發(fā)展，越來(lái)越多的智能便攜式設(shè)備走入人們的生活。人們對(duì)于移動(dòng)設(shè)備設(shè)計(jì)要求越來(lái)越高，不僅要滿足高性能顯示效果的追求，同時(shí)也要極大的減少移動(dòng)設(shè)備的功耗損失。因此，在2003年由ARM，Nokia，ST，TI等公司成立MIPI聯(lián)盟，把手機(jī)內(nèi)部的多個(gè)接口標(biāo)準(zhǔn)化，減少設(shè)計(jì)的復(fù)雜程度和增加設(shè)計(jì)靈活性。MIPI不僅是一個(gè)聯(lián)盟也是一套接口協(xié)議規(guī)范的名稱(chēng)，它下面有不同的工作組，以滿足移動(dòng)終端各個(gè)子系統(tǒng)的不同需求，比如攝像頭接口CSI、顯示接口DSI、射頻接口Dig RF、麥克風(fēng)/喇叭接口SLIM bus等[1-2]。而對(duì)應(yīng)的物理層也是MIPI設(shè)計(jì)的最重要的模塊，其決定MIPI接口能否實(shí)現(xiàn)高速數(shù)據(jù)傳輸和低功耗命令傳輸?shù)碾姎馓匦浴?/p>

目前，大部分MIPI接口的使用者，只知道MIPI接口包含高速傳輸和低功耗傳輸?shù)墓δ埽鴽](méi)有理解MIPI接口如何實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)脑砗蛢?nèi)部電路，同時(shí)國(guó)內(nèi)也很少有相關(guān)的文獻(xiàn)詳細(xì)介紹MIPI接口中物理層的概念和原理。目前，主要應(yīng)用的物理層有C-PHY，D-PHY和M-PHY，而D-PHY是應(yīng)用最廣泛的物理層。所以，本文根據(jù)通過(guò)對(duì)D-PHY的設(shè)計(jì)和仿真驗(yàn)證，詳細(xì)闡述物理層的工作原理和電路結(jié)構(gòu)。

1 MIPI D-PHY基本原理介紹

1.1 MIPI D-PHY之間的通信

目前，MIPI主要有兩種類(lèi)別，一種是基于DSI協(xié)議用于實(shí)現(xiàn)主處理器與顯示器件交互，多用于移動(dòng)設(shè)備的顯示接口[3-4]；一種是基于CSI協(xié)議用于實(shí)現(xiàn)主處理器與攝像器件交互，多用于移動(dòng)設(shè)備的攝像接口[5]。MIPI-DSI和MIPI-CSI都可以共享同一個(gè)D-PHY，即它們的物理層是相同的。通常，D-PHY采用一對(duì)源同步的時(shí)鐘和一到四對(duì)差分時(shí)鐘數(shù)據(jù)線來(lái)進(jìn)行數(shù)據(jù)傳輸，對(duì)應(yīng)的時(shí)鐘通道是單向的，數(shù)據(jù)通道是單向或者雙向的，命令傳遞控制雙向通道的傳輸方向。如圖1是MIPI接口的物理連接圖，其主機(jī)和從機(jī)通過(guò)彼此的物理層相互連接，CLK為時(shí)鐘傳輸通道，以DDR的方式進(jìn)行時(shí)鐘的控制，Data0～Data3為數(shù)據(jù)傳輸通道，當(dāng)每條通道設(shè)置為高速傳輸模式時(shí)，傳輸速率可達(dá)80 Mbps到1 000 Mbps之間，但實(shí)際應(yīng)用中存在各種外在限制，通常運(yùn)行速率在500 Mbps左右，用于傳輸有效數(shù)據(jù)。當(dāng)每條通道為低功耗傳輸模式時(shí)，最大傳輸速率僅為10 Mbps左右，用于傳輸控制命令。D-PHY工作時(shí)，最多可以有4個(gè)通道同時(shí)進(jìn)行傳輸，可以實(shí)現(xiàn)4倍的速率進(jìn)行數(shù)據(jù)和命令的傳輸。通過(guò)時(shí)鐘通道和數(shù)據(jù)通道，可以實(shí)現(xiàn)主機(jī)和從機(jī)之間的數(shù)據(jù)和命令的交互，傳遞有效信息。同時(shí)，主機(jī)和從機(jī)都可以作為數(shù)據(jù)發(fā)送端或接受端，但時(shí)鐘信號(hào)只能由主機(jī)提供給從機(jī)。

1.2 MIPI D-PHY的電氣特性

由圖1可知，物理層與物理層之間的數(shù)據(jù)傳輸是利用數(shù)據(jù)通道進(jìn)行，而數(shù)據(jù)通道中數(shù)據(jù)傳輸僅由兩根數(shù)據(jù)線控制。一般定義Dp和Dn構(gòu)成數(shù)據(jù)通道的兩根數(shù)據(jù)線，Dp和Dn數(shù)據(jù)線上可以傳輸不同的電氣特性。由于MIPI接口包含兩種傳輸模式，對(duì)于不同的傳輸模式，傳輸?shù)母叩碗娖降亩x也不同。見(jiàn)表1所示，在低功耗傳輸模式下，根據(jù)數(shù)據(jù)通道的Dp和Dn數(shù)據(jù)線中輸出電平組合不同，可以分為4種輸出格式LP-00，LP-01，LP-10，LP-11，而4種不同的輸出格式也表示不同的指令模式或工作狀態(tài)，控制D-PHY運(yùn)行的工作狀態(tài)。對(duì)比低功耗模式，高速模式利用Dp和Dn數(shù)據(jù)線中輸出電平進(jìn)行差分處理，產(chǎn)生只有兩種輸出格式HS-0和HS-1。當(dāng)Dp數(shù)據(jù)線為邏輯高電平，Dn數(shù)據(jù)線為邏輯低電平時(shí)，代表輸出格式為高速傳輸?shù)倪壿嫺唠娖?；?dāng)Dp數(shù)據(jù)線為邏輯低電平，Dn數(shù)據(jù)線為邏輯高電平時(shí)，代表輸出格式為高速傳輸?shù)倪壿嫷碗娖?。因此，高速模式下的邏輯?”和邏輯“0”就可以代表數(shù)據(jù)傳輸?shù)倪壿嬰娖剑苊獬霈F(xiàn)邏輯混亂的問(wèn)題。一般情況下，低功耗模式的工作電壓大約在0 V到1.2 V之間波動(dòng)；而高速模式的工作電壓大約在100～300 mV之間波動(dòng)。

表1 D-PHY通道狀態(tài)表

圖1 DSI/CSI物理連接圖

1.3 MIPI D-PHY通道的工作原理

目前，D-PHY支持兩種傳輸模式，高速傳輸模式和低功耗傳輸模式，兩種模式共同工作，實(shí)現(xiàn)MIPI接口的協(xié)議層中的數(shù)據(jù)和命令的傳輸。當(dāng)D-PHY工作在高速傳輸模式時(shí)，主要實(shí)現(xiàn)有效像素?cái)?shù)據(jù)的傳輸；當(dāng)D-PHY工作在低功耗傳輸模式時(shí)，主要實(shí)現(xiàn)控制信號(hào)或命令的傳輸。通過(guò)高速傳輸和低功耗傳輸之間的合理切換，可以實(shí)現(xiàn)高速傳輸數(shù)據(jù)的同時(shí)減少功耗的損失。通常，D-PHY數(shù)據(jù)通道包含3種操作模式，分別是逃離模式，高速模式以及控制模式，而從控制模式的停止?fàn)顟B(tài)開(kāi)始可能發(fā)生的事件有多種。如圖2所示，D-PHY中一個(gè)最基本的高速模式狀態(tài)圖，工作的狀態(tài)主要由Init state，STOP，HS-Rqst，HS-Prpr，SOT，HS-Deskew，EOT七個(gè)狀態(tài)構(gòu)成。首先，Init state表示D-PHY模塊通道的最初始狀態(tài)；狀態(tài)STOP，HS-Rqst，HS-Prpr是D-PHY模塊工作在低功耗模式下的狀態(tài)，主要負(fù)責(zé)傳輸不同的命令，進(jìn)行控制狀態(tài)的轉(zhuǎn)換；狀態(tài)SOT和EOT是D-PHY工作在低功耗模式下的狀態(tài)，主要負(fù)責(zé)給有效數(shù)據(jù)包添加包頭和包尾序列。狀態(tài)HS-Deskew是D-PHY工作在高速傳輸模式下的狀態(tài)，主要負(fù)責(zé)傳輸有效的數(shù)據(jù)包。當(dāng)SOT接收到00011101指令后，數(shù)據(jù)通道進(jìn)入高速有效數(shù)據(jù)傳輸階段HS-Deskew，HS-Deskew階段的有效數(shù)據(jù)傳輸結(jié)束后，EOT接收到00指令后，數(shù)據(jù)通道進(jìn)入STOP狀態(tài)等待，指示一次基本完整的數(shù)據(jù)傳輸結(jié)束。

根據(jù)圖2的D-PHY工作狀態(tài)的表述，D-PHY中一個(gè)完整的數(shù)據(jù)傳輸需要高速傳輸模式和低功耗傳輸模式相互配合構(gòu)成。在傳輸開(kāi)始階段D-PHY處于初始狀態(tài)，即工作在低功耗模式下，當(dāng)連續(xù)接收到低功耗模式下的傳輸命令LP-11-gt;LP-01-gt;LP-00序列指示后，數(shù)據(jù)傳輸模式進(jìn)入高速數(shù)據(jù)傳輸模式。在高速傳輸模式中，需要給有效的傳輸數(shù)據(jù)進(jìn)行打包處理，在有效數(shù)據(jù)的開(kāi)始位置和結(jié)束位置添加規(guī)定序列SOT和EOT，隔離有效數(shù)據(jù)和命令序列，減少彼此之間的干擾，避免影響最終傳輸數(shù)據(jù)的正確性。在數(shù)據(jù)傳輸結(jié)束時(shí)，接收到低功耗傳輸命令LP-gt;11序列指示后，數(shù)據(jù)傳輸離開(kāi)高速數(shù)據(jù)傳輸模式進(jìn)入默認(rèn)狀態(tài)的低功耗模式。如圖3 是D-PHY傳輸原理圖，顯示了D-PHY模塊實(shí)現(xiàn)一次完整的數(shù)據(jù)傳輸?shù)牟ㄐ螆D。

圖2 D-PHY高速模式狀態(tài)圖

圖3 D-PHY傳輸原理圖

2 MIPI D-PHY模塊設(shè)計(jì)

2.1 D-PHY通道模塊設(shè)計(jì)

MIPI D-PHY主要由各個(gè)通道模塊組成，如時(shí)鐘通道或數(shù)據(jù)通道，每個(gè)通道的傳輸是遵循串行傳輸原理，而通道間傳輸是遵循并行傳輸原理，不同通道之間彼此獨(dú)立運(yùn)行，不會(huì)出現(xiàn)相互干擾和影響。如圖4所示，一個(gè)完整的通道模塊主要由兩大模塊組成，數(shù)字模塊和模擬模塊。對(duì)于模擬模塊，主要是接收和發(fā)送數(shù)據(jù)到數(shù)字模塊，利用低壓差分電路HS-TX和HS-RX，實(shí)現(xiàn)數(shù)據(jù)的高速發(fā)送和接收，利用低功耗傳輸電路LP-TX和LP-RX，實(shí)現(xiàn)控制命令的發(fā)送和接收以及控制通道的工作狀態(tài)和數(shù)據(jù)傳輸方向，利用低功耗沖突檢測(cè)器電路LP-CD，避免低功耗傳輸模式下，由于傳輸通道雙向性可能會(huì)引起的傳輸沖突現(xiàn)象[6]。數(shù)據(jù)線Dp和Dn是物理層通道的輸出端口，用于物理層與物理層的數(shù)據(jù)傳輸，也是主機(jī)和從機(jī)信息交互的唯一端口，即可傳輸高速數(shù)據(jù)也可傳輸?shù)凸拿?，但不能兩種模式同時(shí)傳輸，只能交替?zhèn)鬏?。因此，物理層中的模擬模塊是實(shí)現(xiàn)物理層和物理層之間數(shù)據(jù)傳輸?shù)闹匾h(huán)節(jié)。而物理層數(shù)字模塊由多個(gè)子模塊組成，一部分?jǐn)?shù)字模塊中的子模塊可以接收來(lái)自協(xié)議層的數(shù)據(jù)包，并對(duì)接收的數(shù)據(jù)包進(jìn)行再處理，對(duì)傳輸?shù)凸拿顢?shù)據(jù)包進(jìn)行編碼，對(duì)傳輸高速有效數(shù)據(jù)包進(jìn)行并行轉(zhuǎn)串行操作，轉(zhuǎn)換成能被物理層中模擬電路可以接收處理的格式。一部分?jǐn)?shù)字模塊的子模塊可以處理來(lái)自物理層模擬模塊傳輸?shù)臄?shù)據(jù)，對(duì)接收的低功耗命令數(shù)據(jù)進(jìn)行解碼，對(duì)傳輸高速有效數(shù)據(jù)進(jìn)行串行轉(zhuǎn)并行操作，轉(zhuǎn)換成可以被上層協(xié)議層接收處理的格式。另一部分?jǐn)?shù)字模塊的子模塊是對(duì)低功耗模式下的命令傳輸過(guò)程出現(xiàn)的錯(cuò)誤進(jìn)行檢測(cè)，避免傳輸通道雙向性引起的傳輸沖突問(wèn)題[7]。因此，D-PHY中的數(shù)字模塊主要功能就是對(duì)傳輸?shù)臄?shù)據(jù)格式進(jìn)行處理，解決數(shù)據(jù)在不同層傳輸過(guò)程中，出現(xiàn)數(shù)據(jù)格式不匹配問(wèn)題。

2.2 D-PHY中模擬模塊的設(shè)計(jì)

由圖4可知，MIPI D-PHY通道模塊中的模擬模塊分為高速傳輸模式的電路和低功耗傳輸模式的電路。如圖5所示，根據(jù)兩種不同的工作模式，物理層中模擬模塊的電路分為兩種模式的電路設(shè)計(jì)，對(duì)應(yīng)的規(guī)定正常傳輸時(shí)的有效電平也分為兩類(lèi)，一類(lèi)是差分的小擺幅電平，用于高速數(shù)據(jù)傳輸，另一類(lèi)是低速的滿擺幅電平，用于低功耗數(shù)據(jù)傳輸。MIPI的高速數(shù)據(jù)傳輸原理與LVDS原理很像，屬于低壓差分電路，輸出結(jié)果是由數(shù)據(jù)線Dp和Dn共同控制，所以電路具有高速、差分、低擺幅特點(diǎn)，這些特點(diǎn)有利于抗EMI干擾和降低功耗，適用于大數(shù)據(jù)量圖像的突發(fā)連續(xù)傳輸[8]。在高速差分?jǐn)?shù)據(jù)傳輸時(shí)的共模電平在200 mV左右，電壓擺幅為100～300 mV之間，數(shù)據(jù)傳輸速率為80～1 000 Mbps之間。對(duì)應(yīng)的低功耗傳輸也可視為低速傳輸，屬于單端輸出電路，可以進(jìn)行讀寫(xiě)寄存器等短時(shí)間、小數(shù)據(jù)量操作，使電路在較低的功耗水平運(yùn)行，一般工作電壓從0～1.2 V，最大數(shù)據(jù)傳輸速率為10 Mbps。在低功耗傳輸時(shí)，電壓擺幅在1.2 V左右，傳輸速率為10 MHz，而在高速傳輸時(shí)，電壓擺幅為200 mV，傳輸速率可達(dá)500 MHz。因此，對(duì)于有效的像素?cái)?shù)據(jù)利用高速傳輸，對(duì)于控制命令利用低功耗傳輸，這樣可實(shí)現(xiàn)高速傳輸數(shù)據(jù)的同時(shí)，減小不必要的功耗損失[9]。

圖4 MIPI D-PHY通道模塊原理圖

3 實(shí)驗(yàn)結(jié)果分析

3.1 驗(yàn)證平臺(tái)搭建

本文以Verilog HDL硬件語(yǔ)言為基礎(chǔ)，設(shè)計(jì)D-PHY模塊做為驗(yàn)證模塊，搭建合理的測(cè)試平臺(tái)，利用Mentor公司的Modelsim進(jìn)行軟件仿真，對(duì)設(shè)計(jì)模塊做功能和動(dòng)態(tài)時(shí)序的驗(yàn)證，根據(jù)需求添加需要的端口進(jìn)行波形觀察。當(dāng)軟件仿真滿足要求后，在利用Lattice公司的CrossLink FPGA進(jìn)行板級(jí)的驗(yàn)證，并通過(guò)特定的示波器進(jìn)行波形觀察[10-12]。

3.2 軟件驗(yàn)證結(jié)果分析

使用Modelsim對(duì)D-PHY設(shè)計(jì)模塊進(jìn)行功能仿真。如圖5所示，設(shè)置state表示D-PHY工作狀態(tài)，當(dāng)state=01表示低功耗數(shù)據(jù)傳輸波形，state=10表示高速數(shù)據(jù)傳輸波形，state=00和state=11表示其他空閑狀態(tài)，可以不予考慮。clk_n和clk_p是時(shí)鐘通道的數(shù)據(jù)線，用于物理層時(shí)鐘的傳輸，data_n和data_p是數(shù)據(jù)通道的數(shù)據(jù)線，用于物理層數(shù)據(jù)的傳輸?？梢园l(fā)現(xiàn)在state=10時(shí)，高速數(shù)據(jù)傳輸?shù)臅r(shí)鐘頻率無(wú)法達(dá)到要求，所以有效數(shù)據(jù)無(wú)法正常傳輸。

由圖5可知，使用Modelsim軟件仿真所得結(jié)果與預(yù)期結(jié)果一樣，唯一不足是高速傳輸無(wú)法顯示波形。由于高速傳輸?shù)碾妷簲[幅是200 mV左右，在Modelsim軟件仿真中很難顯示高速模式下的數(shù)據(jù)傳輸波形。

圖5 高速傳輸塊和低功耗傳輸電路

3.3 硬件驗(yàn)證結(jié)果分析

所以，對(duì)于高速模式的傳輸測(cè)試，需要利用特定的示波器才能仿真出相應(yīng)的結(jié)果。根據(jù)不足，本文利用特定的示波器對(duì)MIPI D-PHY設(shè)計(jì)進(jìn)行高速數(shù)據(jù)采集的觀察。當(dāng)D-PHY模塊設(shè)計(jì)在Modelsim中滿足功能驗(yàn)證后，利用FPGA的靈活性，將設(shè)計(jì)好的模塊，配合Lattice的Diamond軟件，將設(shè)計(jì)模塊燒寫(xiě)到CrossLink FPGA中。在進(jìn)行板級(jí)調(diào)試時(shí)，通過(guò)引線引出對(duì)應(yīng)的Dp和Dn端口，連接到特定的示波器上，通過(guò)調(diào)節(jié)示波器的電壓擺幅，工作頻率和工作通道，直到出現(xiàn)預(yù)期波形。如圖6、7所示，示波器的波形分別由CH1通道和CH2通道輸出，CH1通道的黃色波形為Dp端口的輸出波形，CH2通道的藍(lán)色波形為Dn端口的輸出波形，通過(guò)示波器可以看出CH1和CH2通道的單位電壓是100 mV，所以高速輸出波形的電壓擺幅符合預(yù)期要求。對(duì)于高速模式的傳輸就是利用Dp和Dn端口的電壓進(jìn)行差分傳輸，當(dāng)Dp端電壓大于Dn端電壓時(shí)，輸出為邏輯高電平；當(dāng)Dn端電壓大于Dp端電壓時(shí)，輸出為邏輯低電平。

圖6 D-PHY軟件仿真圖

圖7 D-PHY示波器仿真圖

4 結(jié)論

本文MIPI D-PHY的設(shè)計(jì)支持高速模式和低功耗模式，符合MIPI芯片的標(biāo)準(zhǔn)，設(shè)計(jì)采用40 nm的CMOS工藝制造，在高速傳輸下，速度達(dá)到400 MHz～500 MHz之間，所消耗功耗在0.52 mW～0.74 mW之間。通過(guò)本文闡述，體現(xiàn)出MIPI在移動(dòng)設(shè)備的獨(dú)特性和重要性，不僅滿足高性能的傳輸效果，同時(shí)可以極大的減少移動(dòng)設(shè)備的功耗。

[1] MIPI Alliance Specification for D-PHY version 1.00.00[S]. MIPI Alliance, 2009.

[2] Lawrence R, Richard. High-speed serial interface for mobile displays[Z]. IDW, 2006:2013-2016,

[3] MIPI Alliance Specification for Display Serial Interface version 1.01.00[S]. MIPI Alliance, 2008.

[4] Kyusam Lim, Gye Su Kim, Suki Kim, Senior Member. A Multi-Lane MIPI CSI Receiver for Mobile Camera Applications[Z]. IEEE Consumer Electronics Society, 2010:1185-1190 .

[5] Yueh-Chuan Lu, Zong-Yi Chen, Pao-Chi Chang. Low power multi-lane MIPI CSI-2 receiver design and hardware implementations[A]. International Symposium on Consumer Electronics (ISCE)[C]. 2013:199-200.

[6] MIPI Alliance Standard for Display Serial Interface V1.0[S]. MIPI Alliance, 2006.

[7] Beom-Dam Kim, Sang-Jin Lee. Design of a D-PHY Chip for Mobile Display Interface Supporting MIPI Standard[A]. IEEE International Conference on Consumer Electronics (ICCE)[C]. 2012:660-661.

[8] 董春雷,王康平,陳 威. LVDS技術(shù)在LCD數(shù)據(jù)傳輸中的應(yīng)用[J].電子技術(shù), 2011,(2):48-49．

[9] W Wei, FT Zhang. The Analysis of the Transmission Signal Measured MIPI D-PHY[J]. Advanced Materials Research, 2014,(7):986-987.

[10] 胡越黎, 周 諶. 基于IP復(fù)用的片上級(jí)系統(tǒng)的構(gòu)建與驗(yàn)證[J]. 計(jì)算機(jī)測(cè)量與控制, 2010,25(3):629-631.

[11] 曹 陽(yáng)，胡越黎. 基于UVM的存儲(chǔ)控制器功能驗(yàn)證[J]. 計(jì)算機(jī)測(cè)量與控制, 2015,25(3):834-837.

[12] 虞 超，胡越黎，王龍杰，等. 基于MV10微處理器的在線編程IP核設(shè)計(jì)與驗(yàn)證[J]. 電子技術(shù)應(yīng)用, 2012,8(6):126-128.

DesignandVerificationofD-PHYBasedonMIPIStandard

Cheng Wenlong1,3，Hu Yueli1,2,3，Yan Yechen3，Hu Yunsheng3

(1. College of Mechatronic Engineering and Automation, Shanghai University, Shanghai 200072, China; 2. Shanghai Key Laboratory of Power Station Automation Technology, Shanghai 200072, China; 3. Microelectronics Research and Development Center, Shanghai University, Shanghai 200072, China)

Most mobile devices use MIPI interface at present, MIPI interface can realize high speed data transmission, and will not cause high power consumption. In order to understand the working principle of the MIPI interface, through the design and research of physical layer in MIPI interface. MIPI supports low-power mode and high-speed data transmission mode. The design of MIPI interface physical layer using 40nm CMOS process, and can realize transmitting data at a rate of about 500 MHz. The power consumption of transmitting data is only about 0.74 mW.

mobile industry processor interface; physical layer; high speed mode; low power mode

2017-02-27；

2017-03-31。

承文龍(1993-)，男，安徽安慶人，碩士研究生，主要從事芯片設(shè)計(jì)和驗(yàn)證方向的研究。

胡越黎(1959-)，男，上海人，工學(xué)博士，教授，博士生導(dǎo)師，主要從事圖像處理、機(jī)器視覺(jué)、片上系統(tǒng)、芯片設(shè)計(jì)方向的研究。

1671-4598(2017)09-0295-03

10.16526/j.cnki.11-4762/tp.2017.09.075

TP273

A