文/黃利榮

電子程序邏輯設(shè)計(jì)與抗干擾方案

文/黃利榮

電子程序是實(shí)現(xiàn)對相關(guān)設(shè)備的基礎(chǔ)，為保障電子設(shè)備的有效運(yùn)用，需合理展開電子程序的邏輯設(shè)計(jì)。另外，電子程序在實(shí)際運(yùn)行中，及其容易受到外界因素的干擾，導(dǎo)致電子程序出現(xiàn)誤差和故障，危及設(shè)備的有效運(yùn)行。故此，需合理展開電子程序的邏輯設(shè)計(jì)分析，并詳細(xì)的展開對電子程序的抗干擾設(shè)計(jì)，進(jìn)而保障電子程序的功能性和穩(wěn)定性，滿足電子程序工作的工作質(zhì)量，實(shí)現(xiàn)對脈沖干擾和電磁干擾的抵抗，進(jìn)而推動相關(guān)設(shè)備的功能性和可靠性實(shí)現(xiàn)。

電子程序 邏輯設(shè)計(jì) 抗干擾方案

電子程序的設(shè)計(jì)中，可以選擇經(jīng)驗(yàn)設(shè)計(jì)和邏輯設(shè)計(jì)等方式，其中邏輯設(shè)計(jì)對電子程序的開關(guān)量控制、時(shí)序控制等復(fù)雜程序的設(shè)計(jì)具有良好的優(yōu)勢。在具體的電子程序邏輯設(shè)計(jì)過程中，需要對抗干擾方案進(jìn)行分析。外界干擾對電子程序的干擾十分明顯，如果不采取有效的抗干擾方案，就會導(dǎo)致電子程序出現(xiàn)錯誤或是失靈的情況，不利于電子程序的穩(wěn)定性?；诖?，本文以電子程序設(shè)計(jì)為例，詳細(xì)分析電子程序的邏輯設(shè)計(jì)，再對具體的抗干擾方案進(jìn)行解讀，具體內(nèi)容如下。

1 電子程序邏輯程序設(shè)計(jì)方法分析

現(xiàn)以電子程序程序設(shè)計(jì)為例，展開對電子程序的邏輯設(shè)計(jì)。常規(guī)電子程序設(shè)計(jì)可以分為經(jīng)驗(yàn)設(shè)計(jì)和邏輯設(shè)計(jì)兩種。

（1）經(jīng)驗(yàn)設(shè)計(jì)是一種沒有固定方法和步驟的設(shè)計(jì)方式，根據(jù)設(shè)計(jì)的經(jīng)驗(yàn)與習(xí)慣展開對電子程序的設(shè)計(jì)。但是，這類設(shè)計(jì)方式存在隨意性強(qiáng)、設(shè)計(jì)周期長和設(shè)計(jì)漏洞的情況，還存在可讀性差的問題，對于程序具體改造和維護(hù)造成不利影響。

（2）相比經(jīng)驗(yàn)設(shè)計(jì)，邏輯設(shè)計(jì)的優(yōu)勢則較為明顯。對于復(fù)雜的電子程序設(shè)計(jì)，選擇經(jīng)驗(yàn)設(shè)計(jì)的效果不夠理想，則可以選擇邏輯設(shè)計(jì)的方式。借助邏輯設(shè)計(jì)在開關(guān)控制程序和時(shí)序控程序的設(shè)計(jì)中，具有較高的應(yīng)用價(jià)值和實(shí)踐價(jià)值。具體的邏輯設(shè)計(jì)方法可以完成對控制任務(wù)展開邏輯分析，將元件通斷電狀態(tài)作為一個(gè)邏輯變量函數(shù)，再完成對函數(shù)簡化，再借助邏輯質(zhì)量順利完成對簡單有效的程序進(jìn)行設(shè)計(jì)。

電子程序的邏輯設(shè)計(jì)方法，具有操作簡單、抑郁簡化和思路清晰的效果，對于提升電子程序的設(shè)計(jì)質(zhì)量和設(shè)計(jì)效率具有積極的作用。對于電子程序的設(shè)計(jì)，可以合理對邏輯設(shè)計(jì)進(jìn)行應(yīng)用，進(jìn)而保障電子程序功能和效率。

2 電子程序邏輯設(shè)計(jì)的方法步驟

現(xiàn)以電子程序設(shè)計(jì)為例，展開對電子程序邏輯的分析。具體設(shè)計(jì)方法步驟如下：

2.1 清晰控制任務(wù)與要求

電子程序廣泛的應(yīng)用到機(jī)械制造設(shè)備控制技、監(jiān)控控制等。在具體電子程序邏輯設(shè)計(jì)過程中，需要合理展開對具體的控制任務(wù)和控制要求展開解讀。其中具體的控制過程分析，主要是對系統(tǒng)工作循環(huán)輸入、輸出元件的分布，并對具體元件進(jìn)行劃分，再完成對I/O點(diǎn)的分配。

2.2 繪制系統(tǒng)功能表

具體邏輯設(shè)計(jì)中，結(jié)合已經(jīng)分析的任務(wù)和要求情況，展開控制過程的分析，必須展開對中間線圈的開關(guān)邊界的確認(rèn)工作。并在此基礎(chǔ)上，完成對中間線圈的確認(rèn)。再根程序的基本需求，展開對輸入、輸出元件功能表。并保障功能表制作全面，可以完整的對系統(tǒng)的功能進(jìn)行展示，并保障功能表的完整性。再將系統(tǒng)功能表作為邏輯設(shè)計(jì)的基礎(chǔ)，使展開具體的邏輯設(shè)計(jì)。

2.3 基于系統(tǒng)功能表展開邏輯設(shè)計(jì)

在獲取詳細(xì)的功能表后，則根據(jù)功能表的基本信息，展開對電子程序的邏輯設(shè)計(jì)。這步工作主要是按照功能表，對中間記憶元件的邏輯函數(shù)和執(zhí)行元件的邏輯函數(shù)式進(jìn)行列寫。這兩個(gè)邏輯函數(shù)式是生產(chǎn)機(jī)械或生產(chǎn)過程中的內(nèi)部邏輯關(guān)系和具體的變化情況，還可以將電子程序的具體控制目標(biāo)進(jìn)行展示，是具體程序內(nèi)容。

2.4 邏輯設(shè)計(jì)的轉(zhuǎn)化

邏輯函數(shù)式列寫完成后，則需要對其進(jìn)行轉(zhuǎn)換，將其結(jié)果轉(zhuǎn)化為電子程序。邏輯設(shè)計(jì)的函數(shù)式可以借助多種方式轉(zhuǎn)化為電子程序。電子程序主要是由于邏輯函數(shù)式中的語句表形式和結(jié)構(gòu)等均與邏輯函數(shù)式相似，故此，可以很容易的完成邏輯函數(shù)式的轉(zhuǎn)化。以電子程序邏輯設(shè)計(jì)為例，設(shè)計(jì)若想完成對結(jié)果的轉(zhuǎn)化，則可以選擇直接由邏輯函數(shù)式變?yōu)殡娮映绦虻奶菪螆D程序，從而完成對電子程序的邏輯設(shè)計(jì)。

現(xiàn)以某一具體的電子程序邏輯設(shè)計(jì)為例，選取基于電子程序控制搶答器為對象，展開對電子程序的設(shè)計(jì)。搶答器設(shè)計(jì)需求為滿足四個(gè)答題者的搶答需求。展開邏輯設(shè)計(jì)，先對具體控制目標(biāo)和控制任務(wù)進(jìn)行分析，從而得到具體執(zhí)行元件碼管，是由①～⑧編號的二極管構(gòu)成，其中S表示主持人，搶答者用1、2、3、4表示，具體I/O資源分配表如下表1所示。

表1：搶答器I/O分配

在得到具體I/O分配表的基礎(chǔ)上，展開對搶答器程序功能表的繪制，對具體輸入輸出，功能表進(jìn)行繪制，并詳細(xì)展開對各個(gè)部分的。最后在輸入輸出功能表的基礎(chǔ)上，完成邏輯設(shè)計(jì)。得到具體邏輯設(shè)計(jì)方程，分別對Y1～Y7進(jìn)行表示，最后完成對邏輯設(shè)計(jì)結(jié)果的轉(zhuǎn)換，從而得到如下圖1所示的搶答器電子梯形圖程序。

圖1：搶答器的電子程梯形序圖

借助上述實(shí)例可以得到電子程序借助邏輯設(shè)計(jì)，可以直接有效的將各類變量的邏輯關(guān)系進(jìn)行羅列，并按照各個(gè)變量之間的聯(lián)系展開設(shè)計(jì)，從而可以規(guī)避電子程序設(shè)計(jì)盲目混亂的目的，效果顯著。按照上述的具體方式，可以有效的完成對電子程序的設(shè)計(jì)，保障程序的功能與質(zhì)量。

3 電子程序的干擾來源和抗干擾方案研究

電子程序借助有效的邏輯設(shè)計(jì)，可以有效的完成對具體電子程序構(gòu)建，發(fā)揮電子程序的功能性與穩(wěn)定性。然而，實(shí)際的電子程序工作過程中，會受到一些外界因素的干擾，導(dǎo)致電子程序的功能受到不利影響。故此，需要詳細(xì)的展開電子程序的干擾分析，并借助邏輯設(shè)計(jì)完成對抗干擾方案的確定。

3.1 電子程序干擾來源分析

電子程序在實(shí)際的運(yùn)行中，會受到諸多外界因素的影響，這些外界因素主要體現(xiàn)在：

3.1.1 源于空間的輻射干擾

這部分主要是由電力網(wǎng)絡(luò)、雷達(dá)、設(shè)備暫態(tài)等造成的輻射。如果電子程序在這類環(huán)境中工作，就會導(dǎo)致電子程序的穩(wěn)定性發(fā)生變化，進(jìn)而導(dǎo)致十電路感應(yīng)發(fā)生變化，進(jìn)而威脅電子程序功能。

3.1.2 源于程序外干擾

程序在實(shí)際的運(yùn)行中，需要借助電源和相關(guān)元件。電網(wǎng)在實(shí)際的運(yùn)行中，可能會出現(xiàn)內(nèi)部變化、諧波、涌浪的情況。這類情況就會導(dǎo)致供電和元件的狀態(tài)發(fā)生變化，進(jìn)而導(dǎo)致電子程序功能發(fā)生變化。另一部的外部干擾，還存在外部信號入侵，受到，外部信號入侵，就可能會導(dǎo)致程序鎖死，甚至可能會導(dǎo)致程序失靈的情況發(fā)生，不利于電子程序的功能性和穩(wěn)定性發(fā)揮。接地系統(tǒng)影響，接地系統(tǒng)是電子控制系統(tǒng)的關(guān)鍵部分。然而接地系統(tǒng)也對電子程序造成不利影響。接地系統(tǒng)不僅僅能夠完成對抑制電磁干擾的作用，還能抑制設(shè)備發(fā)出干擾。然而接地系統(tǒng)出現(xiàn)電位差等異常情況，就會導(dǎo)致接地系統(tǒng)功能變化，繼而對電子設(shè)備造成干擾，從而影響電子程序的功能性。

3.1.3 系統(tǒng)內(nèi)部干擾

借助電子程序可以有效實(shí)現(xiàn)對系統(tǒng)的構(gòu)建。然而實(shí)際的電路中，存在元件相互干擾的情況，

3.2 常規(guī)電子程序抗干擾

針對電子程序的基本情況，可選擇 常規(guī)抗干擾方案，進(jìn)而提升電子程序的功能。常規(guī)電子程序的抗干擾設(shè)計(jì)主要有：

3.2.1 引導(dǎo)法

電子程序在實(shí)際工作中，如果系統(tǒng)未對存貯空間進(jìn)行裝配，一旦系統(tǒng)出現(xiàn)錯誤，將會進(jìn)入到這些空區(qū)內(nèi)，CUP的讀入數(shù)據(jù)全部變?yōu)椤?”。對于CPU而言，這種情況符合“RST56”這條操作碼，進(jìn)而到達(dá)系統(tǒng)重啟的目的。系統(tǒng)重新啟動后，所有程序恢復(fù)到原狀態(tài)。按照上述方式，在系統(tǒng)受到干擾時(shí)將F7操作碼轉(zhuǎn)入到0030H遠(yuǎn)遠(yuǎn)，從而完成對起始地址的處理，進(jìn)而達(dá)到增加電子程序的抗干擾目的。

3.2.2 軟件陷阱技術(shù)

單片機(jī)中存在一個(gè)但直接的軟件中斷指令“TRAP”，借助這一指令可以的完成對某一具體中斷的控制。將“TRAP”作為指令代碼F7填入到存貯器中，從而有效的完成對程序的控制，并在程序中書寫一段受干擾的出錯處理程序，從而達(dá)到抗干擾目。這類干擾處理方式，屬于軟件陷阱技術(shù)，可以完成對故障處理，進(jìn)而規(guī)避隱患。

3.2.3 監(jiān)督定時(shí)器

監(jiān)督定時(shí)器屬于一種計(jì)數(shù)器，當(dāng)其計(jì)數(shù)到設(shè)定的時(shí)間后，監(jiān)督定時(shí)器可以發(fā)送一個(gè)脈沖，而這部分脈沖，有助于CPU硬件復(fù)位，促使程序恢復(fù)到初始狀態(tài)。進(jìn)而達(dá)到抗干擾的目的。例如：Intel 8098單片機(jī)內(nèi)部設(shè)置監(jiān)督定時(shí)器，待其工作后，具初始計(jì)數(shù)值為1，滿值為16。時(shí)鐘晶體為12MHz時(shí)，需要16ms的時(shí)可以完成對滿值。達(dá)到滿值后，監(jiān)督定時(shí)器脈沖溢出，從而使得Intel 8098單片機(jī)復(fù)位，進(jìn)而有效完成對程序抗干擾作用。

3.3 電子程序邏輯設(shè)計(jì)中的抗干擾方案

結(jié)合有效的邏輯設(shè)計(jì)可以進(jìn)一步增加程序的抗干擾功能，繼而降低外界干擾對程序的不利影響，提升程序的穩(wěn)定性與可靠性。現(xiàn)結(jié)合數(shù)控機(jī)床的控制程序?yàn)槔?，為完成對系統(tǒng)抗干擾設(shè)計(jì)，原程序在具體的工作中，輸入端選擇觸點(diǎn)開關(guān)，在順序輸入的過程中，出現(xiàn)機(jī)械抖動的情況，并造成＞2個(gè)的信號送入到R-S觸發(fā)器中，這也就會導(dǎo)致觸發(fā)器出現(xiàn)＞2回的翻轉(zhuǎn)現(xiàn)象，從而導(dǎo)致程序無法繼續(xù)工作，引起整個(gè)系統(tǒng)出現(xiàn)程序混亂的情況不利于系統(tǒng)的穩(wěn)定性和可靠性。分析該程序的具體線路原理情況。電子線路主要是由P-MOS或非門組成的R-S觸發(fā)器。并選擇正邏輯，“1”電平＞-4V，“0”電平＞-9V，工作電壓為-24V，輸入阻抗的＞1MΩ，-9V≤輸入門限≤-4V，-14V＜輸出電平＜-2V。

在具體的電子程序邏輯設(shè)計(jì)中添加抗干擾方案，具體抗干擾方案為順序分配、上下互鎖和增設(shè)干擾源的封門等方案，實(shí)現(xiàn)對電子程序控制。在邏輯設(shè)計(jì)的基礎(chǔ)上，對該電子程序線路各個(gè)部分展開抗干擾控制。

（1）選擇P-MOS集成元件是控制其工作電壓，保障在-24V，并發(fā)揮P-MOS集成元件的功能，達(dá)到電子線路抗干擾的目的。

（2）完成對線路優(yōu)化，控制線路，降低線路復(fù)雜程度，促使非門F8輸入端為0，輸出端為1，并對HF10輸入端進(jìn)行控制，促使其為1。完成再對所行程開關(guān)17XK～20XK進(jìn)行控制，促使其信號為0。這樣的方式，可以有效的避免輸出端電平變?yōu)?。從而達(dá)到抗干擾的目的。

（3）控制上下程序的互鎖情況，尤其是程序切換的過程，避免脈沖分裂的情況發(fā)生，從而達(dá)到避免觸發(fā)器Q發(fā)生反轉(zhuǎn)的情況發(fā)生。主要是通過控制或非門的輸出端變?yōu)?電平的實(shí)踐，且避免與門變?yōu)?電平，從而控制觸發(fā)器Q不會發(fā)生翻轉(zhuǎn)，使得程序能夠按照設(shè)計(jì)展開運(yùn)轉(zhuǎn)。

（4）合理的在每個(gè)觸發(fā)器的輸入端和或非門的輸出端，進(jìn)行與門的設(shè)增加。這類情況下，即使系統(tǒng)受到干擾，程序也不會受到影響，從而使得程序能夠順利完成，進(jìn)而規(guī)避由于程序停止造成的機(jī)床加工零件損壞的情況，從而保障系統(tǒng)的穩(wěn)定性與可靠性。

（5）為保障程序輸出端的可靠性，則于各個(gè)輸入端展開積分電路的設(shè)置，進(jìn)而達(dá)到提升程序抗干擾能力的目的。

4 結(jié)束語

電子程序是現(xiàn)代設(shè)備的重要組成部分，完成對設(shè)備控制和管理，是影響設(shè)備穩(wěn)定性與可靠性的基礎(chǔ)。故此，為保障電子程序有效工作，則展開對電子程序的設(shè)計(jì)工作。通過比較分析邏輯設(shè)計(jì)和經(jīng)驗(yàn)設(shè)計(jì)，選擇邏輯設(shè)計(jì)的方式實(shí)現(xiàn)對電子程序的設(shè)計(jì)，再分析具體的邏輯設(shè)計(jì)方法與步驟，結(jié)合實(shí)例完成對電子程序邏輯設(shè)計(jì)。為提升電子程序的功能性與可靠性，結(jié)合常規(guī)抗干擾方法和邏輯設(shè)計(jì)的抗干擾方案，達(dá)到提升電子程序穩(wěn)定性與可靠性的目的，實(shí)現(xiàn)相關(guān)設(shè)備的安全運(yùn)行。

[1]牛元海.EAS系統(tǒng)設(shè)計(jì)與電子標(biāo)簽抗干擾檢測技術(shù)研究[D].寧波大學(xué),2015:25-26.

[2]丁愛峰,廖望,胡勝云,等.某車型電子儀表抗干擾研究與優(yōu)化設(shè)計(jì)[J].汽車電器,2016(09):56-58.

[3]王趙.陣列優(yōu)化布陣及導(dǎo)航抗干擾信號處理設(shè)計(jì)與實(shí)現(xiàn)研究[D].西安電子科技大學(xué),2010:49-50.

[4]王娜麗,宋光坤.超聲波液位儀的設(shè)計(jì)與制作[J].電子技術(shù)與軟件工程,2014(20):152-152.

[5]許業(yè)彬. 米波數(shù)字陣列模塊收/發(fā)控制邏輯的設(shè)計(jì)與實(shí)現(xiàn)[D].西安電子科技大學(xué),2014:14-16.

[6]關(guān)鵬鵬,高敏.多模攻擊彈藥引信抗干擾設(shè)計(jì)理論研究[J].價(jià)值工程,2011,30(28):328-328.

[7]李健.針對數(shù)字電路抗干擾設(shè)計(jì)研究[J].數(shù)字技術(shù)與應(yīng)用,2015(04):116-116.

[8]于恩波.淺談廣播電子設(shè)備中的抗干擾技術(shù)[J].中國新技術(shù)新產(chǎn)品,2011(24):29-30.

[9]韓雪平.加權(quán)約束邏輯程序[J].電子技術(shù)與軟件工程,2015(18):252-252.

[10]丁明華.可編程控制器程序設(shè)計(jì)方法初探[J].電子技術(shù)與軟件工程,2013(22):271-272.

作者單位廣東省電子信息高級技工學(xué)校 廣東省廣州市510450