王龍林

摘 要：隨著電子技術(shù)發(fā)展，電子產(chǎn)品越來越多，而各種設(shè)備所處的電磁環(huán)境也越來越復(fù)雜，產(chǎn)品受到電場(chǎng)磁場(chǎng)干擾問題越來越嚴(yán)重，因此，對(duì)電子產(chǎn)品使用兼容性提出了更高，更加嚴(yán)格的要求。而滿足兼容性要求，就需要通過增強(qiáng)PCB板的電磁兼容，本文就PCB電磁將兼容性設(shè)計(jì)探討作簡(jiǎn)要闡述。

關(guān)鍵詞：PCB 電磁兼容 設(shè)計(jì)

中圖分類號(hào)：TN41 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2017）08（c）-0093-02

PCB電磁兼容設(shè)計(jì)的另一種稱呼是抗干擾設(shè)計(jì)，電子產(chǎn)品中通常都要做好抗干擾設(shè)計(jì)，為元器件的穩(wěn)定運(yùn)行提供支持，為電子產(chǎn)品的可靠質(zhì)量提供保障。

1 PCB電磁兼容性設(shè)計(jì)

對(duì)電子設(shè)備PCB進(jìn)行設(shè)計(jì)時(shí)一方面要減少電子頻譜發(fā)射，另一方面要保護(hù)設(shè)備受到電磁干擾。形成干擾需要具備3個(gè)要素：耦合路徑、接收器、干擾源，三要素缺一不可。而電磁兼容設(shè)計(jì)與電路存在著密切關(guān)系，電磁兼容設(shè)計(jì)需要將輻射降低到最小并增強(qiáng)對(duì)輻射的抗干擾能力以及易感性。同時(shí)切斷耦合路徑時(shí)，考慮到傳導(dǎo)耦合輻射，前者是低頻時(shí)常見的狀況，而后者則是高頻時(shí)常見的狀況，抗干擾設(shè)計(jì)工作需要遵循的原則是，對(duì)干擾源進(jìn)行抑制，切斷傳播途徑，增強(qiáng)抗干擾性能。對(duì)干擾源進(jìn)行抑制就是最大程度減少干擾源數(shù)字器件電壓變化率，這是抗干擾工作中最重要的原則，也是需要優(yōu)先考慮的原則，達(dá)成該目標(biāo)則是通過并聯(lián)電容與干擾源兩端。就傳播路徑切斷而言需要考慮到CPU受到震動(dòng)的影響，而電源做好，抗干擾問題就已經(jīng)解決了一半。對(duì)于一塊PCB板而言，一般需要在總電源的入口處對(duì)地并聯(lián)一個(gè)TVS管，TVS管之后再串聯(lián)一個(gè)鐵氧體抑制元件（如：共模電感）。在進(jìn)行電源線布線時(shí)，盡量采用星型結(jié)構(gòu)或總線型結(jié)構(gòu)或星型與總線混合結(jié)構(gòu)，走線寬度根據(jù)需要進(jìn)行設(shè)計(jì)，不要出現(xiàn)環(huán)路。在進(jìn)行其他信號(hào)線布線時(shí)，需要根據(jù)實(shí)際信號(hào)選擇合適的走線寬度與走線間間距，還需要根據(jù)信號(hào)速率或形態(tài)選擇合適的走線方式，比如等長(zhǎng)走線、蛇形走線等；如果某根信號(hào)線很長(zhǎng)時(shí)，可以考慮“S”型走線。同時(shí)需要在CPU對(duì)噪聲敏感，需要為其增加穩(wěn)壓器或者是濾波電路，以此來減小噪聲對(duì)其造成影響。CPU晶振引腳與晶振盡量縮小距離，時(shí)鐘信號(hào)走線要做到短而粗，同時(shí)時(shí)鐘區(qū)一般需要進(jìn)行包地隔離處理。晶振外殼需要接地，電路板需要合理分區(qū)，比如數(shù)字、模擬信號(hào)、強(qiáng)弱信號(hào)，最大程度將敏感元件與干擾源、模擬區(qū)與數(shù)字區(qū)二者之間用地線進(jìn)行隔離，增強(qiáng)元器件抗干擾性能。如果板子上存在高壓信號(hào)（比如220V交流），一定要遵循相應(yīng)的設(shè)計(jì)安規(guī)進(jìn)行布局、走線或隔離。從敏感器件考慮，最大程度減少對(duì)干擾的拾取，以及不正常狀態(tài)盡快恢復(fù)。在速度滿足要求的狀況下，選用低數(shù)字電路或者是降低CPU晶振頻率，IC器件盡量焊接于電路板，而不用IC座。不同靜電壓物體在相互靠近的時(shí)候會(huì)導(dǎo)致電荷轉(zhuǎn)移，而一些敏感設(shè)備則可能會(huì)受到損傷。系統(tǒng)內(nèi)部由于導(dǎo)線與元件之間的性能不同也會(huì)產(chǎn)生干擾，自兼容性在設(shè)計(jì)時(shí)也需要被考慮到。

2 電磁兼容設(shè)計(jì)常用措施

2.1 元器件的選用

首先是無源元件選擇，該環(huán)節(jié)也是影響到兼容性的主要因素，由于不同元件有其各自的特性，在適當(dāng)時(shí)必須對(duì)其進(jìn)行選擇，確保在電路中能夠發(fā)揮其應(yīng)有作用。從電磁兼容方面來考慮，無引腳器件抗干擾效果比較好。片式電容與電阻要低于其寄生參數(shù)，高頻時(shí)應(yīng)該優(yōu)選。在集成電路方面，只要能夠確保系統(tǒng)功能完成，盡可能使用低邊沿速率的器件。從封裝角度來考慮，應(yīng)首選表貼器件；其安裝位置更低，安裝面積更小；電磁兼容方面表面突出。比如能選擇無源晶振就決不選擇有源晶振，在面對(duì)高頻與尖峰信號(hào)時(shí)，需要加入磁珠或共模電感等抑制器件。

2.2 元器件布局

布局指的是將所有的元器件合理設(shè)置于有限的面積上。元器件在安裝時(shí)需要考慮到兩方面問題，電氣性能優(yōu)化，布線布通率。從電氣性能角度來看，盡量按電路功能模塊進(jìn)行布局，比如高頻電路盡量布局在一塊，DC-DC電源電路盡量布局在一起，并對(duì)這些電路預(yù)留屏蔽罩設(shè)計(jì)，必要時(shí)可以加入屏蔽罩來提高PCBA的整體性能。按電路功能模塊進(jìn)行布局后，不僅可以提高布線的布通率，還有利于多人協(xié)作布線設(shè)計(jì)。布線成功率會(huì)受到布局是否合理影響，同時(shí)也會(huì)受到后期工藝與造價(jià)等因素影響。需要兼顧到多個(gè)方面。地線平行布放或者是雙層板電源線布放時(shí)，可以形成PCB電容，并能夠達(dá)到去耦效果。而多層板中接地面與電源面則可以形成PCB電容，并且其等效于均勻分布于面板的去耦電容，并且效果要遠(yuǎn)遠(yuǎn)好于雙面板。而單獨(dú)分立元件電容則不具備該特性。單考慮電磁兼容，多層板無論是在噪聲，尺寸，或是性能方面都要明顯優(yōu)于雙面板。

2.3 特殊元器件位置問題

考慮到PCB電磁兼容的要求，元器件排列需要充分考慮到抗干擾問題。尤其是對(duì)于某些特殊的元器件而言。盡可能縮小彼此之間的聯(lián)線，減少分布參數(shù)與彼此間的干擾。容易被干擾的元器件間應(yīng)該保持合理距離。某些元器件帶有高壓，在布置時(shí)需考慮后期調(diào)試工作人員安全性。重量超過一定標(biāo)準(zhǔn)的元器件需要進(jìn)行固定，之后再進(jìn)行焊接。對(duì)于產(chǎn)生熱量較大的元器件而言，則需要考慮到散熱問題。

2.4 PCB布線

PCB布線工作需要考慮到對(duì)電磁兼容性的影響并遵循相應(yīng)原則。包括走線間距增大減少耦合干擾。電源層與地線層平行，并盡可能保持二者間距離最小。敏感的走線需要與噪音源保持足夠距離。對(duì)地線與電源線進(jìn)行加寬從而減少兩線間阻抗。在具體措施方面，可以采用物理方法對(duì)不同類型電路進(jìn)行區(qū)分。尤其是通過地線與電源線耦合。而在直流電源回路中，負(fù)載變化會(huì)導(dǎo)致電源噪音，而解決此問題可以通過配置去耦電容或加入合適的磁珠，這也是抗干擾設(shè)計(jì)中一種常見做法。除此之外也可以通過接地來克服電磁干擾。

接地的作用在于使電阻最小化，從而降低電路電動(dòng)勢(shì)。單面板接線需要盡可能加粗。如果線條過細(xì)，整板電源系統(tǒng)容易被外界干擾源干擾，接地電位則會(huì)隨著電流變化而急劇變化，從而會(huì)導(dǎo)致信號(hào)電平不穩(wěn)或電平信號(hào)發(fā)生跳變?？乖胍粜阅芫蜁?huì)減弱。多層面板設(shè)計(jì)通常是將電源面與接地面相鄰放置，并將此兩層置于多層板中部。兩層盡可能縮小距離，從而形成大的PCB電容，達(dá)到去耦效果目標(biāo)。在確保線路性能要求下，原理圖方向與布線方向二者盡可能一致，并依據(jù)一定的順序走線，并且盡量直觀、簡(jiǎn)單。模擬與數(shù)字信號(hào)線盡量不要交叉，盡量分割走線，模擬地與數(shù)字地盡量采用單點(diǎn)共地。在多層板中，相鄰層走線盡量相互垂直或斜交叉，盡量避免相鄰層走線平行的現(xiàn)象；如果走線密度大，在成本要求苛刻與功能滿足的前提下，可以對(duì)電源層進(jìn)行分割走線，但不要對(duì)地層進(jìn)行分割。敏感易受干擾的信號(hào)線，盡量在內(nèi)層走線，并進(jìn)行包地處理。有些特殊信號(hào)走線，不僅要考慮等長(zhǎng)、差分等走線方式，還要考慮阻抗設(shè)計(jì)（比如LVDS信號(hào)線通常要滿足80～100Ω的阻抗，USB信號(hào)線通常要滿足90Ω的阻抗等）。從各個(gè)功能模塊單元到整塊PCB板，所有信號(hào)的回路要盡量小。

3 結(jié)語

PCB設(shè)計(jì)工作的質(zhì)量，直接關(guān)系到產(chǎn)品抗干擾能力，對(duì)產(chǎn)品性能有著決定性作用，因此，工作人員在設(shè)計(jì)時(shí)，必須要依據(jù)電磁兼容性原則，工作人員需要具備電路知識(shí)，了解不同元器件特性，同時(shí)也要結(jié)合產(chǎn)品進(jìn)行具體分析。

參考文獻(xiàn)

[1] 劉俊.PCB的電磁兼容性設(shè)計(jì)[J].石油管材與儀器，2012（1）：22-25.

[2] 鄭軍奇.EMC（電磁兼容）設(shè)計(jì)與測(cè)試案例分析[M].北京：電子工業(yè)出版社，2010.