田磊，姜振益

?

可防誤翻轉(zhuǎn)高精度欠壓鎖存電路設(shè)計(jì)

田磊1, 2，姜振益1

(1. 西北大學(xué)現(xiàn)代物理研究所陜西西安，710069；2. 西安郵電大學(xué)電子工程學(xué)院，陜西西安，710121)

在分析傳統(tǒng)欠壓鎖存電路(UVLO: Under voltage lockout)工作原理的基礎(chǔ)上，利用VIS 0.4 μm BCD工藝設(shè)計(jì)一種具有防誤翻轉(zhuǎn)功能的高精度欠壓鎖存電路。該電路由3部分組成，以帶隙比較器為核心，引入具有遲滯特性的防誤翻轉(zhuǎn)電路以保證欠壓鎖存信號(hào)能安全可靠地輸出，并通過(guò)調(diào)整帶隙基準(zhǔn)的溫度特性保證欠壓鎖存閾值精度，最后經(jīng)過(guò)放大輸出電路放大后，輸出穩(wěn)定的欠壓鎖存信號(hào)。采用Cadence軟件對(duì)所設(shè)計(jì)的電路進(jìn)行仿真。研究結(jié)果表明：在?40~125 ℃范圍內(nèi)欠壓鎖存閾值偏差最大為100 mV，閾值分辨率可達(dá)10?5V，在3~5 V工作電壓下，防誤翻轉(zhuǎn)電路開(kāi)啟閾值為2.95 V，能有效防止欠壓鎖存電路誤翻轉(zhuǎn)。該電路的設(shè)計(jì)理念和仿真結(jié)果有助于后期電源芯片的開(kāi)發(fā)。

欠壓鎖存；防誤翻轉(zhuǎn)；帶隙比較器；高精度；BCD工藝

在電源管理芯片如功率因數(shù)校正控制器、電子鎮(zhèn)流器、恒壓恒流控制器中，當(dāng)電源電壓低于芯片的正常工作范圍時(shí)，芯片內(nèi)部某些電路會(huì)無(wú)法正常工作，并可能產(chǎn)生內(nèi)部邏輯錯(cuò)誤，從而使外部開(kāi)關(guān)管處于不確定狀態(tài)，有可能對(duì)外部電路和芯片造成損壞。因此，芯片內(nèi)部必須加入欠壓鎖存電路。欠壓鎖存，即低電壓鎖存，可以提高芯片可靠性、安全性，對(duì)芯片輸入電壓進(jìn)行檢測(cè)，當(dāng)輸入電源電壓過(guò)小時(shí)，能將芯片輸出切斷，使芯片內(nèi)部保持在確定的安全狀態(tài)，同時(shí)不會(huì)對(duì)外部器件造成損壞。欠壓鎖存電路用于芯片啟動(dòng)、關(guān)斷過(guò)程，可以減小由于外部電源波動(dòng)對(duì)芯片產(chǎn)生的影響。傳統(tǒng)的欠壓鎖存電路集成了輸入電壓采樣電路、電壓基準(zhǔn)源、遲滯比較器，以及外部電流偏置，這使得欠壓鎖存電路愈加復(fù)雜，版圖面積和功耗也隨之增加[1?4]。為了克服這些問(wèn)題，本文作者在經(jīng)典欠壓鎖存原理的基礎(chǔ)上提出了一款改進(jìn)型低電壓?jiǎn)?dòng)工作，能檢測(cè)高輸入電源電壓，并具有高精度帶隙結(jié)構(gòu)[5?7]和防誤翻轉(zhuǎn)功能[8?9]的欠壓鎖存電路。不僅具有精度極高的欠壓鎖存閾值和良好的溫度系數(shù)[10?11]，其安全可靠性也得到很好的保障。

1 電路工作原理及實(shí)現(xiàn)

當(dāng)電路中的電源電壓DD從0電平逐漸上升時(shí)，電源檢測(cè)電路模塊將檢測(cè)其變化情況，并不斷將檢測(cè)到的數(shù)值輸入至后級(jí)的比較器中與電壓基準(zhǔn)進(jìn)行比較，同時(shí)輸出欠壓鎖存信號(hào)，將芯片鎖定在安全狀 態(tài)[12]。典型的欠壓鎖存電路結(jié)構(gòu)如圖1所示。

圖1 欠壓鎖存原理圖

當(dāng)DD剛達(dá)到芯片開(kāi)啟閾值時(shí)，比較器兩輸入端達(dá)到平衡，輸出即將翻轉(zhuǎn)；隨著DD上升，比較器輸出電平立即翻轉(zhuǎn)，芯片脫離鎖定狀態(tài)，開(kāi)始正常工作，而此時(shí)欠壓鎖存信號(hào)反饋至電源檢測(cè)電路，形成外部正反饋[13?14]。在芯片關(guān)斷過(guò)程中，隨著DD逐漸下降，會(huì)達(dá)到芯片的關(guān)斷閾值，這時(shí)比較器輸出鎖存信號(hào)，將芯片鎖定，直到電源電壓下降至整個(gè)芯片停止工作。由于比較器和電源檢測(cè)電路的正反饋特性，形成遲滯效應(yīng)[15?16]，使得芯片開(kāi)啟閾值和關(guān)斷閾值不同，這樣可以防止電源電壓不穩(wěn)定時(shí)芯片在欠壓鎖存閾值附近不斷開(kāi)啟和關(guān)斷。

2 改進(jìn)后的電路實(shí)現(xiàn)

針對(duì)傳統(tǒng)欠壓鎖存電路的缺點(diǎn)，提出了改進(jìn)型的電路結(jié)構(gòu)，改進(jìn)型欠壓鎖存電路主要由防誤翻轉(zhuǎn)電路、帶隙比較器電路和放大輸出電路3部分組成。具體結(jié)構(gòu)如圖2所示。

圖2 改進(jìn)后的欠壓鎖存電路

2.1 防誤翻轉(zhuǎn)電路

此電路實(shí)質(zhì)為MOS比較器，以MN11管的閾值作為參考電平。主要作用在于檢測(cè)由電源電壓DD(15~30 V)產(chǎn)生的內(nèi)部低壓電源BUS(3~5 V)是否已達(dá)到開(kāi)啟帶隙比較器電路的穩(wěn)定電壓，只有當(dāng)BUS穩(wěn)定后，帶隙比較器才能開(kāi)始工作，欠壓鎖存信號(hào)開(kāi)始正常輸出，否則輸出將會(huì)被鎖定。MOS管MP12~MP14以二極管連接檢測(cè)BUS，當(dāng)BUS較低時(shí)，MN11關(guān)斷，MP11開(kāi)啟，點(diǎn)輸出高電平，經(jīng)反相器輸出將MN2關(guān)斷，MP8開(kāi)啟，從而使UVLO輸出為高，芯片處于鎖定狀態(tài)。隨著B(niǎo)US逐漸上升，MN11開(kāi)啟后將點(diǎn)拉至低電平，同時(shí)將MN2開(kāi)啟，MP8關(guān)斷，欠壓鎖存電路開(kāi)始正常工作。

MP9，MP10與MN10對(duì)點(diǎn)構(gòu)成正反饋。當(dāng)MN11開(kāi)啟后，點(diǎn)降低，MN11的柵源電壓GS進(jìn)而下降，其漏端電流MN11隨之下降，經(jīng)MP9鏡像，MP10和MN11支路電流下降，由溝道調(diào)制效應(yīng)可知點(diǎn)電位將進(jìn)一步降低，加速了防誤翻轉(zhuǎn)電路的輸出速度，并形成遲滯效應(yīng)。上閾值+的計(jì)算(VBUS上升階段)為：

(2)

(3)

其中：GS11=+/3，GS10=DS=inv(反相器翻轉(zhuǎn)門(mén)限)，=Cox(/)，整理得

(5)

根據(jù)實(shí)際的BUS，取合理范圍內(nèi)的解。

(7)

(9)

下閾值?的計(jì)算方法與上閾值相同，只是器件的狀態(tài)改變相反。

2.2 帶隙比較器電路

BUS穩(wěn)定后，帶隙比較器開(kāi)啟，MN2作為開(kāi)關(guān)管，其導(dǎo)通后DS電壓可以忽略不計(jì)，電阻對(duì)電源DD分壓采樣，向Q1和Q2基極提供偏置，產(chǎn)生基準(zhǔn)參考電壓。根據(jù)帶隙基準(zhǔn)產(chǎn)生的原理，Q1發(fā)射極面積為Q2的4倍，由Q1，Q2和R9產(chǎn)生PTAT電流Q1，m1＝4m2由于電阻9~11的射極負(fù)反饋?zhàn)饔茫琎1和Q2等效跨導(dǎo)為：

(11)

由于m29>>1，所以m1＜m2，即Q1集電極電流Q1變化率小于Q2集電極電流Q2變化率。當(dāng)DD較小時(shí)，Q1＜Q2，通過(guò)電流鏡MP1鏡像到MP2的PTAT電流小于Q2，Q2支路為了達(dá)到平衡，MP2進(jìn)入線性區(qū)，OUT將輸出高電平。

隨著DD升高，Q1基極電位也逐漸增高，某一時(shí)刻Q1和Q2支路將達(dá)到電流相等的狀態(tài)，OUT仍保持高電平，這時(shí)Q1基極電壓為

圖2中三極管Q3，Q4與R4構(gòu)成對(duì)基準(zhǔn)電壓ref的二階溫度補(bǔ)償。8用于基極限流，減小基極電流對(duì)Q1和Q2集電極支路電流的影響。在溫度以下，Q3關(guān)斷，點(diǎn)電位即基準(zhǔn)電壓ref；隨著溫度上升，Q3開(kāi)啟，產(chǎn)生負(fù)溫度系數(shù)電流Q3，流過(guò)電阻4與ref疊加得到補(bǔ)償后基準(zhǔn)電壓及溫度系數(shù)：

(13)

(15)

只需調(diào)整電阻4，5，9~11即可改進(jìn)基準(zhǔn)電壓的溫度特性。

當(dāng)DD繼續(xù)升高后，Q1＞Q2，MP1鏡像到MP2的PTAT電流大于Q2，為了達(dá)到平衡，MP2將進(jìn)入飽和區(qū)，OUT輸出為低，同時(shí)UVLO發(fā)生翻轉(zhuǎn)，可計(jì)算這時(shí)的上翻轉(zhuǎn)閾值電壓+。

電阻分壓得到的點(diǎn)電壓：

令式(14)等于式(16)得：

在DD達(dá)到正翻轉(zhuǎn)閾值后，點(diǎn)MP5漏端電壓輸出為高，開(kāi)關(guān)管MN1開(kāi)啟，將電阻2短路，這時(shí)點(diǎn)電壓為

＞(18)

由于V增大，加快了欠壓信號(hào)翻轉(zhuǎn)的速度，這個(gè)環(huán)路為正反饋，同時(shí)形成了遲滯。同理，在DD下降的過(guò)程中，下翻轉(zhuǎn)閾值_為

(19)

遲滯區(qū)間為

(20)

2.3 放大輸出電路

帶隙比較器輸出的欠壓鎖存信號(hào)(OUT)有可能因擺幅太小而無(wú)法使后級(jí)開(kāi)關(guān)迅速開(kāi)啟和關(guān)斷，因此添加放大輸出級(jí)是必要的。由圖2可知：此部分可以看作三級(jí)共源級(jí)和一個(gè)推挽輸出級(jí)，主要由MP5~MP7，MN7與MN10完成對(duì)帶隙比較器輸出欠壓信號(hào)OUT的放大過(guò)程。

當(dāng)DD上升未達(dá)到上閾值前，OUT輸出為高，點(diǎn)電位為低，MP5，MN7，MP6，MN10已關(guān)斷，此時(shí)MP7處于開(kāi)啟狀態(tài)，將UVLO輸出拉至高電平BUS。

當(dāng)DD達(dá)到上閾值后，OUT輸出由高變低，MP5開(kāi)啟，將點(diǎn)上拉至高電平BUS，電阻2被短路，進(jìn)而將MN7，MP6，MN10開(kāi)啟，而此時(shí)MP7被關(guān)斷，UVLO輸出由高變低，芯片脫離欠壓鎖定狀態(tài)。

由于下閾值與上閾值具有遲滯量，因而DD必須下降到低于下閾值后UVLO才能翻轉(zhuǎn)，這時(shí)OUT輸出由低變高，將MP5關(guān)斷，點(diǎn)被拉低至地，從而開(kāi)啟MP7，MN7，MP6，MN10都處于關(guān)斷狀態(tài)。隨后UVLO將保持為高，一直到整個(gè)芯片關(guān)閉。

3 電路仿真結(jié)果與分析

3.1 仿真結(jié)果

本文設(shè)計(jì)的欠壓鎖存電路多應(yīng)用于電源工作范圍在?0.3~20 V的PFC控制芯片中，為了更好地設(shè)計(jì)各項(xiàng)指標(biāo)，本文針對(duì)改進(jìn)的電路各模塊采用Cadence進(jìn)行仿真驗(yàn)證，器件模型采用VIS 0.4 μm BCD工藝的典型情況，溫度設(shè)為?40~125 ℃。首先對(duì)帶隙基準(zhǔn)電路的溫度特性進(jìn)行仿真，其仿真結(jié)果如圖3所示。

由圖3可見(jiàn)：基準(zhǔn)電壓經(jīng)過(guò)二階溫度補(bǔ)償后穩(wěn)定在1.208 V附近，溫度系數(shù)可達(dá)到5×10?6℃?1，能夠?yàn)楹蠹?jí)的比較器提供穩(wěn)定精確的參考電位，進(jìn)而保證欠壓鎖存電路閾值電壓的穩(wěn)定輸出。

為了確保欠壓鎖存電路的輸出信號(hào)安全，本文對(duì)后級(jí)的防止誤翻轉(zhuǎn)電路進(jìn)行仿真，其直流特性曲線如圖4所示。圖中BUS是芯片內(nèi)部的穩(wěn)壓電源，可以設(shè)置為3~5 V，在實(shí)際工作中，采用低電壓供電可以減小芯片功耗和欠壓鎖存閾值的偏差。所以，防誤翻轉(zhuǎn)電路只需在BUS穩(wěn)定建立時(shí)使后級(jí)輸出脫離鎖定即可，仿真結(jié)果表明上閾值為2.95 V，下閾值為2.5 V，這樣即可確保欠壓鎖存電路安全輸出。

圖3 帶隙比較器基準(zhǔn)電壓溫度特性曲線

圖4 防誤翻轉(zhuǎn)電路的直流特性曲線

為了確定欠壓鎖存電路輸出信號(hào)的溫度特性，分別在不同電壓的情況下，溫度取?40，?20，25，60，100及125 ℃，對(duì)UVLO的輸出進(jìn)行仿真，結(jié)果如圖5所示。

當(dāng)電源電壓DD選為8~15 V時(shí)，可看出25 ℃時(shí)翻轉(zhuǎn)閾值為12.1 V與9.6 V，遲滯量2.5 V。閾值失真為±100 mV，在?20~100 ℃間閾值偏差幾乎為0(圖中曲線重合)且BUS取3~5 V電壓對(duì)閾值無(wú)影響。在仿真條件不變的情況下，設(shè)置步長(zhǎng)為10?6V，對(duì)DD進(jìn)行11.9~12.1 V直流掃描，欠壓鎖存閾值精度的仿真結(jié)果如圖6所示。

由圖6可見(jiàn)：DD在11.980 010 V時(shí)UVLO為高，當(dāng)DD達(dá)到11.980 021 V時(shí)，UVLO變低，分辨率為0.01 mV，精度完全滿(mǎn)足電路要求。

VBUS/V: (a) 3; (b) 5

圖6 欠壓鎖存閾值精度仿真曲線

3.2 實(shí)測(cè)與分析

圖7所示為所設(shè)計(jì)芯片的顯微照片，裸片長(zhǎng)×寬為1 313 μm×878 μm，基準(zhǔn)和欠壓鎖存模塊位置如圖7所示。

使用泰克(Tektronix)TDS5104B示波器對(duì)流片后的芯片進(jìn)行測(cè)試。當(dāng)芯片內(nèi)部輸入電壓為3~5 V時(shí)，實(shí)測(cè)結(jié)果如圖8所示。

圖8中，上電初始時(shí)刻，BUS小于閾值門(mén)限時(shí)，芯片的輸出信號(hào)恒為邏輯低電平，當(dāng)BUS上升至下閾值后，UVLO輸出高電平，芯片正常工作；掉電初始時(shí)刻，BUS大于上閾值時(shí)，芯片仍可正常工作，當(dāng)下降至上閾值，UVLO輸出低電平，芯片不工作。由此可以看出，實(shí)測(cè)結(jié)果與仿真數(shù)據(jù)吻合，可以滿(mǎn)足芯片實(shí)際工作的需求。

表1所示為本文設(shè)計(jì)的高精度欠壓鎖存電路模塊與文獻(xiàn)[17?19]中的欠壓鎖存電路性能參數(shù)的比較結(jié)果。由表1可以看出：本文所設(shè)計(jì)的欠壓鎖存電路具有較高的精度。

由此可見(jiàn)，本文設(shè)計(jì)的欠壓鎖存電路具有精度高，偏差小的特點(diǎn)，可以避免后即電路的誤操作，能夠完全滿(mǎn)足開(kāi)關(guān)電源后續(xù)的電路要求。

圖7 芯片的顯微照片

(CH1, VBUS為2 V/div; CH2為1 V/div)

表1 UVLO模塊的性能對(duì)比

4 結(jié)論

1) 針對(duì)開(kāi)關(guān)電源系統(tǒng)中必需的欠壓鎖存功能，在傳統(tǒng)理論的基礎(chǔ)上設(shè)計(jì)了一款改進(jìn)型具有防誤翻轉(zhuǎn)功能的高精度欠壓鎖存電路。該電路可以工作在3~5 V電壓下檢測(cè)10~30 V的電源電壓而不產(chǎn)生閾值失真，采用帶隙比較器，使得欠壓鎖存閾值精度可達(dá)10?5V，且具有良好的溫度穩(wěn)定性，以25 ℃為參考，在?40~125 ℃范圍內(nèi)閾值失真為100 mV。

2) 加入防誤翻轉(zhuǎn)電路后，保證欠壓鎖存信號(hào)能在工作電壓穩(wěn)定后輸出。該欠壓鎖存電路經(jīng)過(guò)工藝和器件尺寸調(diào)整可應(yīng)用于各種電源芯片中。

[1] 鄒雪城,韓俊峰. 一種基于比例電流的欠壓保護(hù)電路的設(shè)計(jì)和實(shí)現(xiàn)[J]. 華中科技大學(xué)學(xué)報(bào)(自然科學(xué)版), 2007, 35(10): 64?66.ZOU Xuecheng, HAN Junfeng. Design and implementation of an undervoltage lockout circuit base on proportional current[J]. Journal of Huazhong University of Science and Technology (Natural Science Edition), 2007, 35(10): 64?66.

[2] LIN R L, YEH P Y, LIU C J H. Positive feed-forward control scheme for distributed power conversion system with multiple voltage sources[J]. IEEE Transactions on Power Electronics, 2012, 27(7): 3186?3194.

[3] WU Xiaobo, ZHANG Yongliang, ZHANG Danyan, et al. Design of a monolithic hot swap controller IC with BCD technology[J]. Chinese Journal of Semiconductors, 2006, 27(5): 948?954.

[4] WOOD P N. Monolithic level-shifting MOS gate drivers cut parts count while providing added control functions[J]. Power conversion and Intelligent Motion, 1994, 20(8): 40?44.

[5] SHEN Z J, SABUI G, MIAO Zhenyu, et al. Wide-bandgap solid-state circuit breakers for DC power systems[J]. IEEE Transactions on Device and Circuit Considerations in Electron Devices, 2015, 62(2): 294?300.

[6] OSAKI Y, HIROSE T, KUROKI N, et al. 1.2 V supply, 100 nW, 1.09 V bandgap and 0.7 V supply, 52.5 nW, 0.55 V subbandgap reference circuits for nanowatt CMOS LSIs[J]. IEEE Journal of Solid-State Circuits, 2013, 48(6): 1530?1538.

[7] ZHANG Hualei, XIAO Zhibin, XI Tan, et al. Low-power sub-1-V compact bandgap reference for passive RFID tags[J]. Electronics Letters, 2015, 51(11): 815?816.

[8] CHUANG Y L, KIM S M, SHIN Y S, et al. Pulsed- latch aware placement for timing-integrity optimization[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2011, 30(12): 1856?1869.

[9] LUO Yinhong, ZHANG Fengqi, GUO Hongxia, et al. Single-event cluster multibit upsets due to localized latch-up in a 90 nm COTS SRAM containing SEL mitigation design[J]. IEEE Transactions on Nuclear Science, 2014, 61(4): 1918?1923.

[10] LI Jinghu, ZHANG Xingbao, YU Mingyan. A 1.2 V piecewise curvature-corrected bandgap reference in 0.5 μm CMOS process[J]. IEEE Transactions on Very Large Scale Integration Systems, 2011, 19(6): 1118?1122.

[11] ZHOU Zekun, YUE Shi, ZHI Huang, et al. A 1.6 V 25 μA 5 ppm/℃curvature-compensated bandgap reference[J]. IEEE Transactions on Circuits and Systems Ⅰ: Regular Papers, 2012, 59(4): 677?684.

[12] 潘學(xué)文, 周繼承, 鄭旭強(qiáng). 一種基于電平位移電路的低電壓全擺幅CMOS運(yùn)放[J]. 中南大學(xué)學(xué)報(bào)(自然科學(xué)版), 2010, 41(4): 1473?1477. PAN Xuewen, ZHOU Jicheng, ZHENG Xuqiang. A level-shifting circuit based on low-voltage rail-to-rail CMOS op-amp[J]. Journal of Central South University (Science and Technology), 2010, 41(4): 1473?1477.

[13] TIAN Lei, LAI Xinquan. Symmetrical structure strong drive capability optocoupler sensor[J]. Sensors and Transducers, 2013, 159(11): 319?323.

[14] ZHANG Yunwu, ZHU Jing, SUN Weifeng. A novel UVLO circuit with current-mode control technique for DC-DC converters[J]. Advanced Information and Computer Technology in Engineering and Manufacturing, Environmental Engineering, 2013, 765/766/767: 2534?2537.

[15] ANVARIFARD M K, OROUJI A A. Improvement of electrical properties in a novel partially depleted SOI MOSFET with emphasizing on the hysteresis effect[J]. IEEE Transactions on Electron Devices, 2013, 60(10): 3310?3317.

[16] RODRIGUES C R, MULLER C, MONTEIRO NETO D J. Hysteresis settling technique for CMOS comparators based on substrate voltage[J]. Electronics Letters, 2013, 49(1): 27?28.

[17] 王瑾, 田澤, 李攀, 等. 一種改進(jìn)的BiCMOS工藝欠壓鎖存電路的設(shè)計(jì)[J]. 現(xiàn)代電子技術(shù), 2007, 24(3): 182?184. WANG Jin, TIAN Ze, LI Pan, et al. Design of an improved under voltage lock out circuit based on BiCMOS process[J]. Modern Electronics Technique, 2007, 24(3): 182?184.

[18] 陳鋮穎, 陳黎明, 范軍, 等. 一種用于助聽(tīng)器SoC的上電復(fù)位及欠壓檢測(cè)電路[J]. 微電子學(xué), 2015, 45(5): 607?610, 614. CHEN Chengying, CHEN Liming, FAN Jun, et al. A power- on-reset and brown-out circuit for hearing-aid SoC[J]. Microelectronics, 2015, 45(5): 607?610, 614.

[19] ZHAO Y R, LAI X Q. Novel bandgap-based under-voltage- lockout methods with high reliability[J]. Journal of Semiconductors, 2013, 34(10): 105008-1?8.

(編輯 趙俊)

Design of high precision undervoltage lockout circuit with function of anti-error flip

TIAN Lei1, 2, JIANG Zhenyi1

(1. Institute of Modern Physics, Northwest University, Xi’an 710069, China;2. School of Electronic Engineering, Xi’an University of Posts and Telecommunications, Xi’an 710121, China)

Based on the analysis of the traditional under voltage lockout theory, a high precision undervoltage lockout circuit with the function of preventing error flip was designed using the VIS 0.4 μm BCD process. The circuit was made up by three parts with the core of the bandgap comparator. The anti-error flip circuit with the hysteresis characteristics was designed to ensure that the UVLO circuit could output the safety signal. To guarantee the precise UVLO the temperature characteristic of the bandgap circuit was adjusted. At last, the output goes through the amplifier circuit to output the stable UVLO signal. The whole circuit was simulated in the Cadence software. The results show that the maximum threshold voltage distortion is only 100 mV and the threshold resolution ratio is 10?5V at ?40?125 ℃. Working in the voltage from 3 V to 5 V, the turn-on threshold of anti-error flip circuit is 2.95 V. It could keep the whole circuit in safe. The circuit design and simulation results can help power supply chip late development.

under voltage lockout; prevent error reversal; bandgap comparator; high precision; BCD process

10.11817/j.issn.1672-7207.2017.09.019

TN432

A

1672?7207(2017)09?2396?06

2016?09?28；

2016?12?13

陜西省教育廳專(zhuān)項(xiàng)科研計(jì)劃項(xiàng)目(15JK1676)；西安市社會(huì)科學(xué)規(guī)劃基金重點(diǎn)資助項(xiàng)目(2015EA03)；西安郵電大學(xué)青年教師基金重點(diǎn)資助項(xiàng)目(101-0488) (Project(15JK1676) supported by the Shaanxi Provincial Department of Education Scientific Research of China; Project(21015EA03) supported by Key Project of Social Science Planning of Xi’an City; Project(101-0488) supported by the Youth Founded Project of Xi’an University of Posts and Telecommunications)

田磊，博士后，講師，從事電源芯片、光電集成電路的研究；E-mail: tianlei@xupt.edu.cn