邱小群++張鋼

摘 要： 當(dāng)前電子傳感接收電路具有能耗高、性能參數(shù)不符合要求的弊端。為此，設(shè)計(jì)一種新的基于CMOS的電子傳感接收電路，并介紹了電子傳感接收電路設(shè)計(jì)方案。依據(jù)設(shè)計(jì)方案，選用源級(jí)負(fù)反饋電感匹配結(jié)構(gòu)對(duì)低噪聲放大器的基本電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)；為達(dá)到性能指標(biāo)和降低功耗，混頻器電路結(jié)構(gòu)選用無源雙平衡混頻器結(jié)構(gòu)；為了降低整個(gè)電子傳感接收電路的能耗，令無源雙平衡混頻器的開關(guān)MOS管在無電流偏置的情況下運(yùn)行。給出了復(fù)數(shù)濾波器設(shè)計(jì)的基本思想，通過反饋系統(tǒng)對(duì)編程增益放大器的增益進(jìn)行管理，實(shí)現(xiàn)可編程放大器的設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)電路性能符合設(shè)計(jì)要求。

關(guān)鍵詞： CMOS； 電子傳感接收電路； 復(fù)數(shù)濾波器； 無源雙平衡混頻器； 編程增益放大器

中圖分類號(hào)： TN99?34； TP393 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2017）18?0124?03

Design and implementation electronic sensing receiving circuit based on CMOS

QIU Xiaoqun1， ZHANG Gang2

（1. School of Electronic and Information Engineering， Zhuhai City Polytechnic， Zhuhai 519090， China；

2. School of Automation， Guangdong University of Technology， Guangzhou 510006， China）

Abstract： The current electronic sensing receiving circuit has high energy consumption， and its performance parameters can′t meet the design requirements. Therefore， a new electronic sensing receiving circuit based on CMOS was designed. Its design scheme is introduced in this paper. According to this design scheme， the source?level negative feedback inductance matching structure is selected to design the basic circuit structure of the low?noise amplifier. In order to reach the performance index and reduce the power consumption， the structure of passive double balanced mixer is chosen for the circuit structure of mixer. For reducing the energy consumption of the whole electronic sensing receiving circuit， the switch MOS tube of passive double balanced mixer operates without current bias. The basic design thought of complex filter is given. The gain of the programmable gain amplifier is controlled by feedback system to realize the design of programmable amplifier. The experimental results show that the circuit performance meets the design requirements.

Keywords： CMOS； electronic sensing receiving circuit； complex filter； passive double balanced mixer； programmable gain amplifier

隨著科技的逐漸發(fā)展，無線傳感網(wǎng)絡(luò)技術(shù)被廣泛應(yīng)用于軍事、醫(yī)療和工業(yè)等領(lǐng)域。而電子傳感接收電路是整個(gè)無線傳感網(wǎng)絡(luò)中的重要模塊，對(duì)整個(gè)系統(tǒng)的性能指標(biāo)產(chǎn)生直接影響[1]。因此，設(shè)計(jì)一種有效的電子傳感接收電路具有重要意義。

1 基于CMOS的電子傳感接收電路的設(shè)計(jì)與實(shí)現(xiàn)

1.1 電子傳感接收電路設(shè)計(jì)方案

電子傳感接收電路的基本思想如下：低頻信號(hào)經(jīng)天線和濾波處理后，通過低噪聲放大器完成對(duì)其的放大處理，利用Mixer混頻和下變頻對(duì)中頻信號(hào)進(jìn)行采集 [2]。與一般的接收電路相比，電子傳感接收電路結(jié)構(gòu)需對(duì)對(duì)應(yīng)鏡象頻率干擾進(jìn)行濾除，通常情況下，低中頻信號(hào)經(jīng)下變頻后被引入復(fù)數(shù)濾波器，其不僅可實(shí)現(xiàn)鏡象干擾的濾除，還可準(zhǔn)確判斷有用信道。然后經(jīng)自動(dòng)增益調(diào)控把信號(hào)保持在解調(diào)器所需功率值范圍內(nèi)，通過A/D轉(zhuǎn)化完成對(duì)其的基帶處理。

本節(jié)選用低中頻電子傳感接收電路結(jié)構(gòu)，其將中頻頻率設(shè)計(jì)在較低的頻率上，濾除噪聲、失真和偏移等干擾，結(jié)構(gòu)較為簡單，易于集成，能夠達(dá)到接收電路前端與基帶處理集成的目的[3]，被廣泛應(yīng)用于各種通信系統(tǒng)中。

1.2 CMOS低噪聲放大器的基本電路結(jié)構(gòu)設(shè)計(jì)

依據(jù)設(shè)計(jì)方案，本節(jié)選用源級(jí)負(fù)反饋電感匹配結(jié)構(gòu)對(duì)CMOS低噪聲放大器的基本電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)，設(shè)計(jì)的結(jié)構(gòu)圖如圖1所示。endprint

圖1 低噪聲放大器基本電路

圖1中，NM3與NM1構(gòu)成了電流鏡，為NM1提供偏置電流。為了降低能耗，在設(shè)計(jì)時(shí)令NM3的寬度[4]低于NM1。Rb的阻值相對(duì)較大，能夠大大降低電阻的等效噪聲電流；Cg代表隔直電容；Ls不僅能夠和輸入阻抗匹配，還能夠與Lg和輸入端的等效電容結(jié)合在一起構(gòu)成輸入諧振網(wǎng)絡(luò)；Ld與輸出端的等效電容CL諧振，也可將其看作輸出匹配網(wǎng)絡(luò)。因?yàn)樵O(shè)計(jì)的放大器是窄帶放大器，輸入與輸出諧振網(wǎng)絡(luò)均處于工作頻率中，以增強(qiáng)功率增益；NM2主要用于降低NM1柵漏電容的密勒效應(yīng)，增加隔離度，盡可能地減少輸入與輸出諧振電路之間產(chǎn)生的作用。

1.3 混頻器電路設(shè)計(jì)

為了達(dá)到性能指標(biāo)和低功耗的目的，混頻器電路結(jié)構(gòu)選用無源雙平衡混頻器結(jié)構(gòu)，其電路見圖2。

圖2 無源雙平衡混頻器的原理圖

圖2中，將所設(shè)計(jì)電子傳感接收電路中的射頻信號(hào)由MOS管的源極輸入，令本振信號(hào)和MOS管的柵極直接相連，以管理MOS管的開關(guān)狀態(tài)，達(dá)到混頻的目的，通過MOS管的漏極輸出中頻信號(hào)，令RC濾波網(wǎng)絡(luò)與輸出端連接在一起，通過經(jīng)驗(yàn)得到一個(gè)合理的RC值，以抑制經(jīng)電容耦合的射頻信號(hào)，各器件值如圖2所示[5]。

1.4 復(fù)數(shù)濾波器設(shè)計(jì)

復(fù)數(shù)濾波器的基本思想如下：設(shè)計(jì)一種依據(jù)OTA的三階巴特沃斯低通濾波器，其帶寬是1 MHz，對(duì)得到的巴特沃斯低通濾波器的實(shí)數(shù)域進(jìn)行遷移，使其處于2 MHz上，得到帶寬為2 MHz的復(fù)數(shù)帶通濾波器。

本節(jié)復(fù)數(shù)濾波器設(shè)計(jì)步驟如下：

（1） 首先對(duì)三階巴特沃斯低通濾波器進(jìn)行設(shè)計(jì)，令其滿足復(fù)數(shù)濾波器設(shè)計(jì)條件。三階巴特沃斯低通濾波器通常由一階低通濾波器與二階低濾波器級(jí)聯(lián)構(gòu)成，公式描述如下：

[Ts=1RSsC1+1×1L1C2s2+L2RLs+1] （1）

式中：[RS]，[RL]分別用于描述一階低通濾波器和二階低通濾波器的電阻；[s]用于描述電阻系數(shù)；[C1]，[C2]分別用于描述一階低通濾波器和二階低通濾波器的電容；[L1]，[L2]分別用于描述一階低通濾波器和二階低通濾波器的電感。

（2） 通過OTA的低通濾波器結(jié)構(gòu)對(duì)一階和二階低通濾波器進(jìn)行設(shè)計(jì)。本節(jié)設(shè)計(jì)的一階低通濾波器電路圖如圖3所示，二階低通濾波器電路圖如圖4所示。在進(jìn)行設(shè)計(jì)的過程中，需保持傳輸函數(shù)的一致性，為了便于設(shè)計(jì)，需對(duì)相關(guān)參數(shù)進(jìn)行改進(jìn)[6?7]。

圖3 一階低通濾波器

圖4 二階低通濾波器

（3） 把有源低通濾波器在實(shí)時(shí)頻率上平移，在LaPlace轉(zhuǎn)換過程中，獲取有源復(fù)數(shù)帶通濾波器。

2 實(shí)驗(yàn)結(jié)果分析

為了驗(yàn)證本文設(shè)計(jì)的基于CMOS的電子傳感接收電路的有效性，需要進(jìn)行相關(guān)的實(shí)驗(yàn)分析。實(shí)驗(yàn)將FPGA電路和PTAT電路作為對(duì)比進(jìn)行實(shí)驗(yàn)測試。

本節(jié)對(duì)本文設(shè)計(jì)電路和FPGA電路、PTAT電路進(jìn)行仿真，將電壓增益、噪聲指數(shù)、輸入?yún)⒖既A截?cái)帱c(diǎn)、直流偏置電流和電源電壓作為測試指標(biāo)。

射頻放大器的噪聲性可通過噪聲系數(shù)[F]或噪聲指數(shù)[NF]衡量。噪聲系數(shù)能夠體現(xiàn)放大器信噪比，其可通過放大器輸入端信噪比[SNRin]和輸出端信噪比[SNRout]之比進(jìn)行計(jì)算，如下：

[F=SNRinSNRout] （2）

噪聲指數(shù)為噪聲系數(shù)的對(duì)數(shù)形式，如下：

[NFdB=10logF] （3）

電壓增益[AV]就是放大器輸出、輸入電壓之比，其與[S]參數(shù)之間的關(guān)系如下：

[AV=V2V1=S211+ΓL1-S22ΓL1+Γin] （4）

式中：[V2]用于描述放大器輸出；[V1]用于描述輸入電壓；[S21]用于描述輸入反射系數(shù)；[ΓL]用于描述負(fù)載反射系數(shù)；[S22]用于描述輸出反射系統(tǒng)；[Γin]用于描述源反射系數(shù)。

輸入三階截?cái)帱c(diǎn)IIP3的劃分情況如下：在射頻接收機(jī)中，信號(hào)經(jīng)不同模塊單元處理，所有單元都會(huì)有固定的噪聲系數(shù)和三階交調(diào)截點(diǎn)，整個(gè)射頻接收機(jī)的噪聲系數(shù)和三階截?cái)帱c(diǎn)是所有模塊單元噪聲系數(shù)與三階交調(diào)截點(diǎn)級(jí)聯(lián)，需對(duì)噪聲系數(shù)與三階交調(diào)截點(diǎn)進(jìn)行確定，以簡化電路結(jié)構(gòu)，達(dá)到電路要求。假設(shè)各級(jí)間相互作用，第一級(jí)網(wǎng)絡(luò)功率增益和噪聲系數(shù)分別用[G1]，[IIP31]進(jìn)行描述，第二級(jí)網(wǎng)絡(luò)功率增益與噪聲系數(shù)分別用[G2]，[IIP32]進(jìn)行描述，第三級(jí)網(wǎng)絡(luò)功率增益和噪聲系數(shù)分別用[G3]，[IIP33]進(jìn)行描述，則輸入?yún)⒖既A截?cái)帱c(diǎn)為：

[1IIP3=1IIP31+G1IIP32+G1G2IIP33] （5）

電子傳感接收電路主要性能參數(shù)設(shè)計(jì)要求和三種電路的仿真結(jié)果如表1所示。

表1 電子傳感接收電路主要性能參數(shù)設(shè)計(jì)要求和仿真結(jié)果

分析表1可以看出，本文設(shè)計(jì)電路性能一直符合設(shè)計(jì)要求，而FPGA電路和PTAT電路的部分性能指數(shù)不符合設(shè)計(jì)要求，說明本文電路性能較高。

3 結(jié) 論

本文設(shè)計(jì)了一種基于CMOS的電子傳感接收電路，詳細(xì)介紹了各模塊的設(shè)計(jì)過程。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)電路符合設(shè)計(jì)要求，性能較高。

參考文獻(xiàn)

[1] 駱麗，李瑞菁.基于壓縮傳感的CMOS圖像傳感器電路研究[J].北京交通大學(xué)學(xué)報(bào)，2016，40（2）：41?46.

[2] 李珂，顧飛.基于CMOS工藝的ARINC429總線接收器設(shè)計(jì)[J].電子與封裝，2016，16（3）：23?25.

[3] 莫寶爭.基于CMOS恒跨導(dǎo)運(yùn)算放大器的設(shè)計(jì)與研究[J].工業(yè)控制計(jì)算機(jī)，2016，29（5）：146?147.

[4] 王征，何云豐，曹小濤，等.基于FPGA的大面陣CMOS相機(jī)高速率電子學(xué)系統(tǒng)設(shè)計(jì)[J].液晶與顯示，2016，31（2）：173?178.

[5] 農(nóng)高海.應(yīng)用于無線傳感網(wǎng)的低功耗CMOS溫度傳感器[J].電子器件，2016，39（4）：790?795.

[6] 董茂林，周鵬，王傳剛.一種接收機(jī)AFC電路的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2014，37（7）：71?72.

[7] 紀(jì)輝進(jìn)，凃玉珊，劉荷花.基于軟硬協(xié)作決策的目標(biāo)檢測傳感系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2016，39（8）：100?103.