趙金茹，蔣大偉，陳杰

（中國電子科技集團公司第五十八研究所，江蘇無錫214072）

反應(yīng)離子刻蝕硅槽工藝研究

趙金茹，蔣大偉，陳杰

（中國電子科技集團公司第五十八研究所，江蘇無錫214072）

在CMOS多晶硅刻蝕工藝的基礎(chǔ)上進行工藝開發(fā)，采用氯氣和溴化氫氣體進行硅槽刻蝕。通過對功率、壓力、氣體流量等工藝參數(shù)拉偏，用掃描電子顯微鏡觀察硅槽側(cè)壁形貌，分析各參數(shù)在反應(yīng)離子刻蝕中所起到的作用，得到對硅槽形貌影響較大的因素，最終得到一種能夠與CMOS工藝兼容的硅槽刻蝕方法。該方法能夠制作出深度6 μm、深寬比4∶1、側(cè)壁光滑的硅槽，可以用于光電繼電器、硅電容等新型器件的研發(fā)。

硅槽刻蝕；氯氣；溴化氫；反應(yīng)離子刻蝕；光電繼電器；硅電容

1 引言

隨著集成電路的不斷發(fā)展，硅槽刻蝕的應(yīng)用越來越廣泛，如硅槽隔離和電容的制作。傳統(tǒng)平面電容工藝占用芯片面積大，電容容量有限。硅槽電容利用了硅槽的側(cè)壁面，與平面電容相比，可大幅度降低硅片表面占有率，電容量亦有較大幅度的提高。集成電路中硅槽隔離具有許多優(yōu)點，與常規(guī)的LOCOS隔離相比，芯片表面積占有率降低，可防止穿通和閉鎖現(xiàn)象，有利于器件性能的改善和集成度的提高。與SOI材料應(yīng)用結(jié)合可實現(xiàn)單個硅島間的有效隔離，多個單元結(jié)構(gòu)串聯(lián)可形成光電池組，在光通信和光電開關(guān)領(lǐng)域應(yīng)用十分廣泛，硅槽的制作要求很高，對每一個硅槽都要進行精確的控制，既要有良好的硅槽形貌，又要保證一定的刻蝕深度，滿足一定的深寬比。硅槽常用的等離子刻蝕技術(shù)可分為反應(yīng)離子刻蝕（RIE）、微波電子回旋共振等離子刻蝕(ECR)和感應(yīng)耦合等離子體刻蝕（ICP）。本文采用反應(yīng)離子刻蝕設(shè)備，使用氯氣和溴化氫氣體刻蝕出簡單的深硅槽，深寬比4∶1，槽深6 μm，可與傳統(tǒng)的CMOS工藝線兼容，用于各類新型半導(dǎo)體產(chǎn)品如光電繼電器、硅電容等的研究和開發(fā)。

2 硅反應(yīng)離子刻蝕氣體選擇

硅的反應(yīng)離子干法刻蝕是硅片制造中的關(guān)鍵工藝技術(shù)。反應(yīng)離子刻蝕的兩個主要硅層是制作MOS柵結(jié)構(gòu)的多晶硅和制作器件隔離或電容結(jié)構(gòu)中的單晶硅。

常用刻蝕硅的化學(xué)氣體有兩類，一類是氟基氣體，包括CF4、SF6、NF3、CF4/O2、C4F8等，在刻蝕過程中氟原子起作用，但是刻蝕是各向同性的，圖形尺寸較難控制，選擇比一般。另一類與硅反應(yīng)的化學(xué)氣體是氯基氣體和溴基氣體，如氯氣、溴氣、溴化氫或氯氣和溴氣的混合氣體等，刻蝕是各向異性的，并對SiO2、SiN的選擇比較高，是CMOS工藝中多晶柵腐蝕常用的氣體。反應(yīng)離子刻蝕硅時采用的氟化物或氯化物氣體，在輝光放電中分解出氟原子或氯原子，與表面硅原子反應(yīng)生成氣態(tài)產(chǎn)物，達到刻蝕目的。下面是硅的熱力學(xué)自發(fā)反應(yīng)方程式：

氟基氣體最易與硅發(fā)生自發(fā)化學(xué)反應(yīng)，氯基和溴基氣體相對較難發(fā)生化學(xué)反應(yīng)，因此氯基和溴基常用來進行各向異性刻蝕。同時，與氟基氣體相比，氯基氣體和溴基氣體刻蝕生成物SiCl4、SiBr4相對難揮發(fā)，能在一定程度上保護刻蝕側(cè)壁并對掩模層有較高的選擇比，有利于陡直硅槽的獲得。

3 實驗

使用Precision 5000反應(yīng)離子刻蝕設(shè)備平臺，使用氯氣、溴化氫刻蝕氣體，以CMOS工藝中的多晶柵刻蝕菜單為基礎(chǔ)菜單，進行實驗調(diào)整，嘗試6 μm深的硅槽刻蝕?；A(chǔ)菜單為功率250 W,壓力75 mtorr，氯氣流量50 sccm，溴化氫流量50 sccm，磁場30 gauss。對刻蝕菜單中的功率、流量、壓力等參數(shù)進行窗口拉偏。

干法刻蝕過程中掩模的選擇很重要，是影響刻蝕成功與否的重要因素。實驗使用光刻膠和硅片襯底上的SiO2(SiN)膜層共同作為硅槽刻蝕的掩模。掩模制作過程為：第一步，在硅片襯底上生長一層SiO2(SiN)，根據(jù)器件需要，厚度可在150～1 200 nm之間；第二步，涂2.7 μm厚的光刻膠掩模，曝光刻出需要的圖形；第三步，進行SiO2（SiN）圖形刻蝕，露出硅襯底。掩模制作完成，進行后續(xù)硅槽刻蝕。

3.1 功率拉偏實驗

在原多晶柵基礎(chǔ)菜單上增加和減少功率，實驗條件以及結(jié)果見表1和圖1。

表1 功率拉偏設(shè)計表

圖1 硅槽剖面，側(cè)壁傾斜

使用掃描電子顯微鏡測試硅槽剖面，實驗結(jié)果顯示減少和增加功率對硅槽側(cè)壁形貌影響不明顯。硅槽側(cè)壁傾斜，硅槽右側(cè)有凹角，側(cè)壁垂直度不佳導(dǎo)致硅槽底部尺寸狹小，這不利于后續(xù)硅槽的填充，影響電學(xué)參數(shù)。

3.2 流量拉偏實驗

表2 流量拉偏設(shè)計表

調(diào)整氯氣和溴化氫流量比例，增加氯氣流量，減少溴化氫流量，減少聚合物的生成，結(jié)果顯示剖面形貌異常，沒有改善。增加氦氧氣體，硅槽側(cè)壁沒有改善，同時引入了側(cè)壁毛糙的問題。

3.3 壓力拉偏實驗

表3 壓力拉偏設(shè)計表

調(diào)整壓力，壓力由基礎(chǔ)菜單的75 mtorr減少為50 mtorr，硅槽剖面形貌惡化十分嚴重，硅槽側(cè)壁嚴重傾斜，硅槽底部只有一條縫，見圖2?？梢妷毫璨鄣膫?cè)壁形貌起到重要的作用。增加壓力至110 mtorr，硅槽形貌有改善，側(cè)壁垂直度明顯增加。繼續(xù)增加壓力至200 mtorr，硅槽形貌正常，側(cè)壁垂直，剖面角度可達85°以上，見圖3。最終硅槽刻蝕菜單為功率250 W，壓力200mtorr，氯氣流量50sccm，溴化氫流量50sccm，磁場30 gauss。該菜單對硅的腐蝕速率為380 nm/min，片內(nèi)均勻性可達1%～3%。

圖2 硅槽剖面?zhèn)缺趪乐貎A斜

圖3 硅槽剖面形貌正常

4 結(jié)果與討論

硅槽刻蝕要求比較嚴格，既要保證較高的縱橫比，滿足刻蝕深度，又要有良好的硅槽側(cè)壁形貌。對硅槽電容而言，一旦有側(cè)壁不平整或尖角現(xiàn)象存在，會降低該處生長的SiO2質(zhì)量，從而影響其電容特性。同樣對于硅槽隔離而言，硅槽的剖面形貌也是影響隔離效果的重要因素。

反應(yīng)離子刻蝕既有等離子體對被腐蝕材料的物理轟擊，又有等離子體與被腐蝕材料的化學(xué)反應(yīng)，刻蝕各項異性好。功率是用來產(chǎn)生等離子體及提供等離子能量的來源，功率越高，離子轟擊能量越大，刻蝕速率相應(yīng)提高，但同時也增加了對側(cè)壁和掩蔽層的刻蝕，影響側(cè)壁粗糙度和刻蝕選擇比。壓力同時影響等離子體密度及轟擊能量，壓力增大等離子濃度增加，硅的刻蝕速率增大，相應(yīng)地影響了刻蝕形貌。硅槽刻蝕與多晶柵刻蝕的區(qū)別在于，硅槽有較高的縱橫比，刻蝕反應(yīng)物更難進入到硅槽底部進行反應(yīng)，并且反應(yīng)生成物難以逃逸，導(dǎo)致硅槽形貌難以控制。實驗結(jié)果顯示調(diào)整壓力對硅槽側(cè)壁形貌有明顯的影響，通過增加壓力可以改善硅槽側(cè)壁垂直度。使用CL2和HBR氣體刻蝕6 μm深的硅槽，當(dāng)壓力200 mtorr時硅槽側(cè)壁光滑，剖面角度大于85°，基于現(xiàn)有設(shè)備平臺實現(xiàn)硅槽刻蝕，不需要再引進硅槽刻蝕的專用設(shè)備。目前應(yīng)用在硅電容和光電繼電器研究中，硅電容能夠?qū)崿F(xiàn)電容值25 nF；光電繼電器產(chǎn)品，硅槽刻蝕后硅槽填充形貌正常，見圖4，實現(xiàn)了產(chǎn)品的硅槽隔離。

圖4 光電繼電器硅槽隔離圖

5 結(jié)束語

硅槽的刻蝕深度和剖面形貌是影響產(chǎn)品性能的關(guān)鍵因素。在獨立的反應(yīng)離子刻蝕平臺，氯基氣體和溴基氣體主要應(yīng)用于多晶硅刻蝕和淺硅槽刻蝕，刻蝕出形貌良好的深硅槽具有極大的挑戰(zhàn)性。本研究使用氯氣和溴化氫氣體成功制作出深寬比4∶1的6 μm深硅槽，硅槽的整體刻蝕速率會隨著深寬比的增加而減少，對于深寬比要求不高的大尺寸硅槽，深度可在6 μm基礎(chǔ)上繼續(xù)加深。實驗拉偏各刻蝕參數(shù)窗口，發(fā)現(xiàn)腔體壓力對硅槽側(cè)壁形貌起到?jīng)Q定性的影響作用，為利用氯氣和溴化氫氣體刻蝕深硅槽提供了一定的參考價值，目前已用于光電繼電器和硅電容的產(chǎn)品生產(chǎn)研發(fā)中。

[1]李興.超大集成電路技術(shù)基礎(chǔ)[M].北京：電子工業(yè)出版社，1999：168-169.

[2]Michael Quirk Julian Serda.半導(dǎo)體體制造技術(shù)[M].韓鄭生，等譯.北京：電子工業(yè)出版社，2006:426-428.

[3]李祥.深硅槽開挖工藝[J].微電子學(xué)，1993，23（2）：39-43.

[4]趙玉印，歐文.深硅槽的刻蝕研究[C].北京：2003年10月第十二屆全國電子束、離子束、光子束學(xué)術(shù)會議，2003：242-243.

[5]唐濱.用于MEMS封裝的深硅刻蝕工藝研究[D].天津：天津大學(xué)，2012:9-10.

[6]王清平，蘇韌.硅槽刻蝕技術(shù)中的源氣體選擇[J].微電子學(xué)，1994，24(6):65-68.

Trench of Reactive Ion Etching Technology Research

ZHAO Jinru,JIANG Dawei,CHEN Jie
（China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214072,China）

The purpose of the study is to develop the process based on polysilicon etching process，Using CL2and HBR gas for trench etching.With experiments,adjusting the power,pressure,gas flow process window. with the helping of scanning electron microscope,checking the shape of the sidewall of the trench，analysis of the function of each parameters,the factors of affecting trench are obtained.Finally,a trench etching method which can be compatible with CMOS is obtained,successfully produced the depth of 6 μm,sidewall smooth trench,reseachedfor Semiconductorssuchasphotoelectric relayandsiliconcapacitor.

trenchetching;CL2;HBr;reactive ionetching;photoelectric relay;siliconcapacitor

TN405.98+3

：A

：1681-1070（2017）09-0041-03

2017-5-24

趙金茹（1983—），女，遼寧省海城人，2006年畢業(yè)于遼寧大學(xué)，現(xiàn)為中國電子科技集團公司第五十八研究所二部腐蝕工藝工程師，主要從事刻蝕工藝的研究與開發(fā)。