肖邵予

(中國(guó)艦船研究設(shè)計(jì)中心 船舶振動(dòng)噪聲重點(diǎn)實(shí)驗(yàn)室，武漢 430064)

基于DSP的聲壓與振動(dòng)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

肖邵予

(中國(guó)艦船研究設(shè)計(jì)中心 船舶振動(dòng)噪聲重點(diǎn)實(shí)驗(yàn)室，武漢 430064)

針對(duì)傳統(tǒng)數(shù)據(jù)采集系統(tǒng)功能單一，抗干擾能力差，精度低，內(nèi)存小，速度慢無(wú)法處理大量數(shù)據(jù)的問(wèn)題，設(shè)計(jì)了一款基于DSP處理器的聲壓與振動(dòng)數(shù)據(jù)采集系統(tǒng)；儀器內(nèi)置的FPGA保障了高速數(shù)據(jù)采集，DSP處理器和大容量DDR2存儲(chǔ)器使得系統(tǒng)可以不依賴上位機(jī)而直接在設(shè)備底層進(jìn)行FFT計(jì)算，以太網(wǎng)接口有效地提高了數(shù)據(jù)傳輸?shù)陌踩院涂煽啃裕画h(huán)境試驗(yàn)結(jié)果顯示該系統(tǒng)性能穩(wěn)定，適用于如高溫、低溫、鹽霧、高沖擊等惡劣環(huán)境下的數(shù)據(jù)采集，可以滿足聲壓和振動(dòng)信號(hào)的采樣和分析要求。

數(shù)據(jù)采集；惡劣環(huán)境；以太網(wǎng)

0 引言

在飛機(jī)、汽車、大型船舶、精密機(jī)床、工業(yè)測(cè)量等領(lǐng)域，對(duì)設(shè)備狀態(tài)的及時(shí)有效的的監(jiān)測(cè)是一項(xiàng)重要而復(fù)雜的工作。例如在水下環(huán)境中，潛艇的聲壓和振動(dòng)就是非常重要的性能指標(biāo)[1]。對(duì)振動(dòng)信號(hào)進(jìn)行采集和分析可以實(shí)現(xiàn)危險(xiǎn)預(yù)報(bào)、故障診斷、性能分析等多項(xiàng)功能。而傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)囿于成本，大都采用8位或16位的ADC，分辨率較低；主控單元通常用低端的MCU，內(nèi)存小，無(wú)法存儲(chǔ)大量的數(shù)據(jù)，加之CPU的主頻不高，難以應(yīng)對(duì)高速數(shù)據(jù)采集，更無(wú)法處理大量數(shù)據(jù)運(yùn)算(如FFT 、IFFT等)。

隨著半導(dǎo)體技術(shù)和信息技術(shù)的迅速發(fā)展，數(shù)字信號(hào)處理器的性能越來(lái)越強(qiáng)，速度越來(lái)越快，功能也日益豐富。由于DSP的快速發(fā)展有效地彌補(bǔ)了傳統(tǒng)的微控制器的不足，本項(xiàng)目采用FPGA和TI公司的C6000系列高性能DSP處理器作為數(shù)控核心，每臺(tái)設(shè)備有5個(gè)卡槽，每個(gè)卡槽可以連續(xù)監(jiān)測(cè)8個(gè)通道，并且內(nèi)置完善的EMC和ESD保護(hù)電路，提供多通道同步采集、振級(jí)、聲壓級(jí)、數(shù)據(jù)列表、時(shí)域波形、頻譜圖、1/3倍頻程譜、事件觸發(fā)等監(jiān)測(cè)和分析功能。此外，本系統(tǒng)配套的上位機(jī)軟件操作簡(jiǎn)單功能豐富，可設(shè)置時(shí)域采集參數(shù)和頻域計(jì)算參數(shù)，用戶既可以按默認(rèn)配置運(yùn)行上位機(jī)軟件，也可以手動(dòng)設(shè)置各個(gè)參數(shù)。上位機(jī)可以在無(wú)人值守的情況下自動(dòng)搜索設(shè)備并啟動(dòng)采集，無(wú)需額外的繁瑣操作。采集到的數(shù)據(jù)也會(huì)自動(dòng)保存，用戶可以根據(jù)需要查詢各個(gè)時(shí)段的時(shí)域和頻域數(shù)據(jù)。

1 系統(tǒng)硬件設(shè)計(jì)

設(shè)備硬件由前端調(diào)理電路、高精度模/數(shù)轉(zhuǎn)換電路、數(shù)字單元、時(shí)鐘電路、通訊接口電路和電源等部分組成。FPGA負(fù)責(zé)前端光耦和ADS1278的控制，以及與上位機(jī)軟件的通信，DSP處理器專注于信號(hào)處理。傳感器輸出的信號(hào)經(jīng)過(guò)前端的運(yùn)放電路調(diào)理后輸入到ADC進(jìn)行模數(shù)轉(zhuǎn)換。儀器完全由基于Windows的上位機(jī)軟件通過(guò)LAN總線操作，使系統(tǒng)能夠?qū)崿F(xiàn)遠(yuǎn)程控制和數(shù)據(jù)讀取。儀器還內(nèi)置EMI濾波器以防止浪涌電壓沖擊對(duì)設(shè)備的損壞，保障儀器在工業(yè)環(huán)境中的正常使用。系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

圖1 系統(tǒng)框圖

1.1 調(diào)理電路

前端調(diào)理電路在數(shù)據(jù)采集系統(tǒng)中有著至關(guān)重要的作用。如果信號(hào)在輸入到模數(shù)轉(zhuǎn)換器之前沒(méi)有經(jīng)過(guò)合理的處理，例如電路中沒(méi)有緩沖級(jí)，那么信號(hào)就會(huì)在前級(jí)產(chǎn)生不小的損耗，若高頻噪聲沒(méi)被濾除就會(huì)疊加到實(shí)際信號(hào)中，這些情況都會(huì)嚴(yán)重地影響到ADC采集的精度和系統(tǒng)的動(dòng)態(tài)范圍，因此在信號(hào)輸入到ADC之前必須經(jīng)過(guò)必要的處理才能進(jìn)行采集。

在本設(shè)備中，前端調(diào)理電路由TI公司的高精度運(yùn)放OPA140與低功耗差分運(yùn)放THS4521組成。其中，OPA140用作電壓跟隨器[2]以提高輸入阻抗，正負(fù)15V供電，THS4521輸出差分信號(hào)以獲得最優(yōu)性能，正5V供電。為改善信號(hào)調(diào)理的精度，電路中的電阻電容等元件均為高精密器件。設(shè)計(jì)了低通濾波器，可以有效地消除高頻噪聲進(jìn)入采集單元。信號(hào)的切換采用高可靠性的光耦以降低功耗，且光耦的噪聲低，非常適合在調(diào)理電路中做切換。傳感器的信號(hào)首先經(jīng)光耦切換至電壓跟隨器中，經(jīng)過(guò)緩沖后輸入到THS4521進(jìn)行濾波降噪和差分輸出[3]。根據(jù)采集需求，每通道共有直流、交流和ICP三種耦合方式，且每通道都有各自的ICP電源，互不干擾。調(diào)理電路如圖2所示。

圖2 前端調(diào)理電路框圖

1.2 模數(shù)轉(zhuǎn)換電路

對(duì)數(shù)據(jù)采集系統(tǒng)而言，除了具備高精度的前端信號(hào)調(diào)理電路外，采樣速度、分辨率、動(dòng)態(tài)范圍、帶寬、量程、采集的信號(hào)類型、接口協(xié)議等參數(shù)都是設(shè)計(jì)者必須考慮的問(wèn)題[4]，而這些參數(shù)都直接與模數(shù)轉(zhuǎn)換器有關(guān)，因此一個(gè)符合需求的模數(shù)轉(zhuǎn)換器也是最重要的器件之一。本項(xiàng)目采用的ADC為24位工業(yè)級(jí)模數(shù)轉(zhuǎn)換器ADS1278，采樣率最高144kSPS，支持8通道同步采集，且每個(gè)通道可獨(dú)立開(kāi)啟或關(guān)閉，互不影響。ADS1278內(nèi)部集成有8個(gè)獨(dú)立的6階斬波穩(wěn)定調(diào)制器、低紋波線性相位FIR濾波器、輸入多路復(fù)用器等功能。ADS1278使用方法簡(jiǎn)單，可直接配置相應(yīng)的I/O口來(lái)操作它，省去了繁瑣的對(duì)寄存器編程操作。ADS1278的工作模式由MODE[1:0]兩根引腳設(shè)定，共有高速、高分辨率、低功耗和低速4種模式可供選擇。ADS1278轉(zhuǎn)換的噪聲小，信噪比很高因而滿足了聲壓和振動(dòng)信號(hào)的采集需求。

ADS1278轉(zhuǎn)換后的數(shù)據(jù)通過(guò)串行接口輸出，并支持SPI和Frame-Sync兩種接口協(xié)議。每個(gè)通道的數(shù)據(jù)可以通過(guò)各自通道的DOUT引腳并行輸出，或者所有通道的數(shù)據(jù)通過(guò)DOUT1串行輸出。接口協(xié)議和數(shù)據(jù)輸出格式的選擇是由FORMAT[2:0]引腳確定。在TDM數(shù)據(jù)輸出模式中，數(shù)據(jù)的輸出順序可以選擇固定位置格式或動(dòng)態(tài)位置格式。在固定位置格式下，所有通道的數(shù)據(jù)嚴(yán)格按通道順序輸出，其中已關(guān)閉的通道會(huì)強(qiáng)制輸出0并占據(jù)數(shù)據(jù)流里相應(yīng)的位置；在動(dòng)態(tài)位置格式下，被關(guān)閉的通道將不產(chǎn)生數(shù)據(jù)輸出，即輸出的數(shù)據(jù)流全部是已開(kāi)啟通道的有效數(shù)據(jù)?？紤]到本系統(tǒng)的數(shù)據(jù)量較大，因此采用效率更高的時(shí)分復(fù)用動(dòng)態(tài)位置格式和Frame-Sync接口協(xié)議。ADS1278與FPGA的連接如圖3所示。

圖3 ADS1278與FPGA的連接

電源的穩(wěn)定性直接關(guān)系到模數(shù)轉(zhuǎn)換器的工作狀態(tài)。在本系統(tǒng)中，為向ADS1278穩(wěn)定地供電，ADS1278的所有電源網(wǎng)絡(luò)均配置了完善的濾波電路。ADS1278的AVDD為5 V，IOVDD為3.3 V，由于用到了144kSPS的最高采樣率，故DVDD為2.1 V。

一個(gè)高性能的電壓基準(zhǔn)對(duì)精密數(shù)據(jù)采集系統(tǒng)是必不可少的[5]。為此，本系統(tǒng)專門搭載了低溫漂、超低噪聲的ADR440B作為基準(zhǔn)源，其噪聲低至1.2 μVp-p，溫漂低至3 ppm/℃?？稍?40～125 ℃的寬溫度范圍內(nèi)工作。為避免干擾，ADR440B在PCB上布局靠近ADS1278，且周圍沒(méi)有其他的走線。

1.3 數(shù)字單元

本系統(tǒng)的數(shù)字單元由FPGA和DSP組成。其中，F(xiàn)PGA負(fù)責(zé)前端ADS1278數(shù)據(jù)的讀取和控制，DSP則專注于數(shù)據(jù)的處理。DSP通過(guò)集成的uPP(通用并行接口)與FPGA通信，保障了數(shù)據(jù)的高速傳輸。

由于艦船的結(jié)構(gòu)特殊，構(gòu)造范圍廣，監(jiān)測(cè)點(diǎn)分散在各處，很多監(jiān)測(cè)項(xiàng)目又具有實(shí)時(shí)性的特點(diǎn)，因此對(duì)于各部位監(jiān)測(cè)數(shù)據(jù)需要非常準(zhǔn)確的時(shí)間同步，即所有的通道都應(yīng)在同一個(gè)時(shí)刻采集，一旦出現(xiàn)微小偏差，不僅會(huì)造成監(jiān)測(cè)結(jié)果的不準(zhǔn)確，還嚴(yán)重影響了對(duì)艦船狀態(tài)的研究分析，后果很嚴(yán)重。因此，為了實(shí)現(xiàn)同步，每個(gè)卡槽的FPGA和ADS1278均使用由設(shè)備統(tǒng)一提供的高精度的同步時(shí)鐘信號(hào)；DSP使用外接的24 MHz工業(yè)級(jí)晶振，且擴(kuò)展了Flash和DDR存儲(chǔ)器。FPGA與DSP的連接如圖4所示。

圖4 FPGA與DSP的連接

1.4 通信接口

本系統(tǒng)通過(guò)以太網(wǎng)實(shí)現(xiàn)下位機(jī)與上位機(jī)的數(shù)據(jù)交互。PHY芯片采用100 Mb/s的W5300。該芯片內(nèi)部集成10/100 M以太網(wǎng)控制器，支持固件TCP/IP協(xié)議，適用于高性能的嵌入式領(lǐng)域，與FPGA采用8/16位并行總線接口。根據(jù)通信需求，W5300配置為16位數(shù)據(jù)總線直接地址模式。此外，為滿足IEEE 802.3電氣隔離要求，無(wú)失真地傳輸以太網(wǎng)信號(hào)，通信接口電路中還配備了網(wǎng)絡(luò)變壓器電路[6]。FPGA與W5300的連接如圖5所示。

圖5 FPGA與W5300連接圖

2 軟件設(shè)計(jì)

2.1 數(shù)據(jù)通信

本系統(tǒng)要求數(shù)據(jù)實(shí)時(shí)上傳，因此以太網(wǎng)能否順利傳輸數(shù)據(jù)很重要。以8通道，144 kSPS采樣率(此為最大數(shù)據(jù)量的配置)為例，每個(gè)卡槽每秒采集到的數(shù)據(jù)量為8×24×144 000 = 27.648 Mb/s，遠(yuǎn)低于100 Mb/s，因此以太網(wǎng)完全滿足本系統(tǒng)的數(shù)據(jù)傳輸需求。

由于嵌入式系統(tǒng)對(duì)實(shí)時(shí)性要求較高，故系統(tǒng)采用速度較快的UDP網(wǎng)絡(luò)協(xié)議。通信過(guò)程中，時(shí)域數(shù)據(jù)包與頻域數(shù)據(jù)包的長(zhǎng)度和編碼格式不同以便上位機(jī)軟件識(shí)別與解析。

2.2 軟件流程

本系統(tǒng)的底層代碼設(shè)計(jì)包括DSP和FPGA兩部分。其中，F(xiàn)PGA負(fù)責(zé)原始數(shù)據(jù)的采集，并將原始數(shù)據(jù)傳輸?shù)缴衔粰C(jī)和DSP。DSP則專注于頻域處理并將計(jì)算后的結(jié)果回傳至FPGA。

設(shè)備上電后，DSP配置uPP為接收端以便接收來(lái)自FPGA的配置命令或采樣數(shù)據(jù)；FPGA則初始化網(wǎng)口，并默認(rèn)配置ADS1278為144 k采樣率，所有通道全部使能和交流輸入模式。此后就等待上位機(jī)發(fā)出命令。若收到配置命令，則執(zhí)行相應(yīng)的命令；若收到開(kāi)始采集命令，則開(kāi)始采集并實(shí)時(shí)上傳數(shù)據(jù)。DSP每隔10分鐘對(duì)10秒內(nèi)的數(shù)據(jù)進(jìn)行處理，待FFT計(jì)算完成后再將數(shù)據(jù)回傳到FPGA，隨后FPGA將頻域數(shù)據(jù)分包上傳至上位機(jī)。

因數(shù)據(jù)量較大，為了使FPGA與DSP之間的數(shù)據(jù)傳輸效率更高，不僅采用了uPP并行口，而且還開(kāi)啟了DSP自帶的DMA功能以搭配uPP接口傳輸數(shù)據(jù)，使得CPU不用干預(yù)uPP的數(shù)據(jù)傳輸過(guò)程，將資源分配于其他的任務(wù)，顯著地減輕了CPU的負(fù)擔(dān)。此外，為了優(yōu)化DSP的程序，底層軟件針對(duì)系統(tǒng)的存儲(chǔ)空間和程序要實(shí)現(xiàn)的功能，合理地分配了內(nèi)存空間。程序流程圖如圖6所示。

圖6 程序流程圖

2.3 算法改進(jìn)

在底層軟件中進(jìn)行FFT計(jì)算是本系統(tǒng)的一大特色功能。傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)都是在上位機(jī)做頻域計(jì)算，不僅對(duì)PC配置要求高，耗費(fèi)資源，而且使得上位機(jī)軟件體積龐大，開(kāi)發(fā)和維護(hù)復(fù)雜[7]。為改善這種不足，本項(xiàng)目將頻域計(jì)算移到專門配備的高性能DSP處理器中，并開(kāi)發(fā)了改進(jìn)型的高效率FFT算法。

傳統(tǒng)的FFT算法通常假定輸入是復(fù)數(shù)輸入[8]，然而很多實(shí)際應(yīng)用中只有時(shí)域的實(shí)數(shù)數(shù)據(jù)輸入，如ADC采集到的就只有時(shí)域數(shù)據(jù)。解決這個(gè)問(wèn)題的典型辦法是將長(zhǎng)度為N的實(shí)輸入信號(hào)擴(kuò)充為長(zhǎng)度為N，虛部為0的復(fù)輸入信號(hào)。

xreal= { 1, 2, 3, ... }

xcplx= { 1, 0, 2, 0, 3, 0, ... }

這種方法簡(jiǎn)單但明顯效率不高。為提高頻域計(jì)算的效率，特在底層軟件開(kāi)發(fā)了無(wú)須擴(kuò)充輸入信號(hào)序列的算法，該算法主要有兩大優(yōu)勢(shì)——節(jié)省存儲(chǔ)空間和縮短計(jì)算時(shí)間。

改進(jìn)型算法中，假定g(n)是一個(gè)長(zhǎng)度為N個(gè)點(diǎn)的實(shí)序列(N是偶數(shù))，要得到長(zhǎng)度為N的復(fù)FFT結(jié)果，只需用到長(zhǎng)度為N/2的FFT計(jì)算。具體步驟如下：

1) 構(gòu)建長(zhǎng)度為N/2個(gè)點(diǎn)的復(fù)數(shù)值序列x(n) =x1(n) +jx2(n)，其中，x1(n) =g(2n)，x2(n) =g(2n+1)；

2)對(duì)復(fù)數(shù)值序列x(n)做N/2點(diǎn)的復(fù)FFT計(jì)算，得到X(k)=FFT{x(n)}；

3)經(jīng)過(guò)額外的運(yùn)算，從X(k)得到G(k)，

Gr(k)=Xr(k)Ar(k)-Xi(k)Ai(k)+Xr(N/2-k)Br(k)+Xi(N/2-k)Bi(k)，

Gi(k)=Xi(k)Ar(k)+Xr(k)Ai(k)+Xr(N/2-k)Bi(k)-Xi(N/2-k)Br(k)，

其中，k= 0, 1, ...,N/2-1，X(N/2)=X(0)，A(k)和B(k)分別是正弦系數(shù)和余弦系數(shù)。

上式只計(jì)算了G(k)的前N/2個(gè)點(diǎn)，因?yàn)閷?shí)序列的FFT具有對(duì)稱性，G(k)余下的N/2個(gè)點(diǎn)可按如下公式計(jì)算；

Gr(N/2) =Xr(0)-Xi(0)

Gi(N/2) = 0

Gr(N-k) =Gr(k)，k= 1, 2, ...,N/2-1

Gi(N-k) =-Gi(k)

經(jīng)過(guò)以上步驟，一個(gè)完整的N點(diǎn)FFT計(jì)算就已完成。

2.4 上位機(jī)軟件

本數(shù)據(jù)采集系統(tǒng)有配套的上位機(jī)軟件，因而用戶可以遠(yuǎn)程控制設(shè)備的運(yùn)行和讀取數(shù)據(jù)。上位機(jī)軟件實(shí)時(shí)存儲(chǔ)測(cè)量數(shù)據(jù)，即使因斷電導(dǎo)致監(jiān)測(cè)中斷，中斷之前的數(shù)據(jù)也會(huì)自動(dòng)保存。軟件具有定時(shí)測(cè)量功能，用戶可以根據(jù)實(shí)際需要提前設(shè)好測(cè)試參數(shù)與間隔時(shí)間，讓儀器在無(wú)人值守下自動(dòng)定時(shí)測(cè)量，為監(jiān)測(cè)提供方便?？够鞛V波器可實(shí)時(shí)關(guān)閉、打開(kāi)，缺省以分析頻率抗混，可實(shí)時(shí)編輯抗混頻率。上位機(jī)軟件截圖如圖7和圖8所示。

圖7 時(shí)域波形截圖

3 試驗(yàn)結(jié)果與分析

為了驗(yàn)證系統(tǒng)的性能，進(jìn)行了本底噪聲測(cè)試、DC電壓測(cè)試、AC電壓測(cè)試、通道串?dāng)_測(cè)試、IEPE測(cè)試、共模抑制比測(cè)試等多組試驗(yàn)。

設(shè)備運(yùn)行在52 kHz采樣率時(shí)，以PCB手持式校準(zhǔn)儀作為振動(dòng)源，振源為有效值1 g，頻率159.2 Hz的正弦信號(hào)，以PCB振動(dòng)傳感器352C33作為信號(hào)輸入源，其靈敏度為101.2 mV/g。測(cè)量數(shù)據(jù)如表1所示。

表1 IEPE測(cè)試數(shù)據(jù)

CMRR(共模抑制比)測(cè)試，輸入正負(fù)極短接作為共模信號(hào)輸入正極，設(shè)備地作為共模信號(hào)的負(fù)極，標(biāo)準(zhǔn)信號(hào)源輸入1 kHz信號(hào)，以最大不失真信號(hào)的有效值為準(zhǔn)，將采集顯示的不失真最大有效值與實(shí)際信號(hào)源輸入的有效值對(duì)比，取20常用對(duì)數(shù)，即為共模抑制比。CMRR測(cè)試數(shù)據(jù)如表2所示。

表2 共模抑制比測(cè)試數(shù)據(jù)

由以上表格數(shù)據(jù)可見(jiàn)，本系統(tǒng)采集精度高，線性度好，實(shí)現(xiàn)了穩(wěn)定的振動(dòng)信號(hào)采集。

4 結(jié)論

普通的數(shù)據(jù)采集系統(tǒng)在高溫、低溫或鹽霧等惡劣環(huán)境下采集精度不高甚至不能運(yùn)行。相較于普通的數(shù)據(jù)采集系統(tǒng)，本系統(tǒng)更注重功能的多樣性以及在惡劣環(huán)境下的可靠性和精度。在硬件方面，本系統(tǒng)全部使用工業(yè)級(jí)芯片和精密器件(如精密電阻和工業(yè)級(jí)基準(zhǔn)源芯片)，并有相應(yīng)的防潮防沖擊等工藝，通過(guò)嚴(yán)格的環(huán)境試驗(yàn)表明這些器件和工藝確保了每個(gè)物理環(huán)節(jié)在惡劣環(huán)境下都能正常運(yùn)行。在軟件方面，頻域數(shù)據(jù)的計(jì)算由設(shè)備底層的DSP處理器完成，并且為了提高程序的效率還改進(jìn)了FFT的算法，使得上位機(jī)軟件能夠免去繁瑣的FFT計(jì)算，減輕了上位機(jī)的負(fù)擔(dān)。上位機(jī)軟件高度智能化，占用資源少，可以在無(wú)人值守時(shí)自動(dòng)保存并分析數(shù)據(jù)，無(wú)需額外的操作。實(shí)驗(yàn)結(jié)果表明，本套數(shù)據(jù)采集系統(tǒng)有著出色的性能和可靠性，操作簡(jiǎn)單功能豐富，能在惡劣的環(huán)境下穩(wěn)定地運(yùn)行，具有重要的工程實(shí)際應(yīng)用價(jià)值。

[1] 陳志敏，黃映云，彭 敏，周音.基于ADAMS的船舶隔振系統(tǒng)性能研究[J]. 振動(dòng)與沖擊，2007，26(8)：101 - 103.

[2] 申 晶,張曉林.一種低功耗CMOS并行雙頻低噪聲放大器[J].吉林大學(xué)學(xué)報(bào)(工學(xué)版), 2013, 43(2):485 - 490.

[3] 陳軼旭，李儒章，石立春.一種用于Σ—Δ A/D轉(zhuǎn)換器的運(yùn)算放大器設(shè)計(jì)[J].微電子學(xué)，2011，41(1)：27 - 33.

[4] 朱康生，洪贏政，黃 斌. ADS1278在高精度數(shù)據(jù)采集系統(tǒng)中的應(yīng)用[J]. 電子設(shè)計(jì)工程, 2009，17(4): 24 - 28.

[5] 許育森,胡 煒.一種新型全CMOS低功耗基準(zhǔn)源的設(shè)計(jì)[J].微電子學(xué),2013,43(6):742-746.

[6] 李 玨，趙繼德. 一種工業(yè)控制數(shù)據(jù)采集系統(tǒng)硬件平臺(tái)設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制，2009,17(8):1648 - 1650

[7] 應(yīng) 龍，何 琳，黃映云，汪玉. 限位器對(duì)隔振系統(tǒng)抗沖擊性能的影響[J].振動(dòng)與沖擊，2005，24(2)：71-76.

[8] 李維嘉，曹青松. 船舶振動(dòng)主動(dòng)控制的研究進(jìn)展與評(píng)述[J].中國(guó)造船. 2007，48(2):68 - 79.

Design of Data Acquisition System Based on DSP for Acoustic Pressure and Vibration

Xiao Shaoyu

(Key Laboratory of Ship Vibration and noise, China Shipbuilding Research and Design Center, Wuhan 430064,China)

In view of the deficiencies such as single functionality, poor anti-interference ability, low precision, small memory space and low speed of traditional data acquisition systems, a DSP-based data acquisition system for acoustic pressure and vibration was developed to cope with this problem. A built-in FPGA inside the instrument ensured the high-speed data acquisition, and the combination of DSP and DDR2 made the system can get efficient FFT computation from the embedded software rather than the program running on the remote host. Furthermore, the Ethernet protocol greatly improved the reliability and safety during data transfer progress. The result of environment test showed that the data acquisition system had a stable performance and was especially suitable for the applications in severe conditions such as high temperature, low temperature, sharp shock, salt spray environment, and completely met the requirements of sampling and analyzing acoustic pressure and vibration signals.

data acquisition; severe environment; Ethernet

2016-12-22；

2017-02-06。

肖邵予(1979-)，男，主要從事振動(dòng)噪聲與控制方向的研究。

1671-4598(2017)07-0209-04

10.16526/j.cnki.11-4762/tp.2017.07.052

TP274

A