卜劍秋

摘要：采用EP2C70F896C6作為核心主控制器，薄膜鍵盤作為輸入裝置，用來設(shè)定電壓控制字，系統(tǒng)步進(jìn)等級(jí)為0.010V，電壓最大值為9.900V。顯示器件LCDl602可同時(shí)顯示設(shè)置的電壓值和電壓實(shí)際輸出值。FPGA輸出的數(shù)字信號(hào)，經(jīng)由D/A轉(zhuǎn)換器（DAC0832）后輸出電壓模擬量，經(jīng)由LM324進(jìn)行隔離放大后與功率三極管相連接，隨著功率三極管基電極電流的變化，系統(tǒng)輸出的電壓也會(huì)隨之改變。其中，EP2C70F896C6還要進(jìn)行實(shí)時(shí)監(jiān)控，輸出的電壓經(jīng)過I/U轉(zhuǎn)變后，通過A/D（ADC0809）轉(zhuǎn)換器轉(zhuǎn)換，輸出相對(duì)應(yīng)的數(shù)字量，再經(jīng)EP2C70F896C6的分析處理，經(jīng)由反饋環(huán)節(jié)后，輸出會(huì)更加穩(wěn)定，從而就成功設(shè)計(jì)了一個(gè)程控直流穩(wěn)壓電源。

關(guān)鍵詞：FPGA；EP2C70F896C6；DAC0832；ADC0809；雙路輸出

一、系統(tǒng)設(shè)計(jì)

1.穩(wěn)壓供電電路結(jié)構(gòu)組成

穩(wěn)壓供電電源電路由電源整流電路、濾波電路和穩(wěn)壓電路組成，變壓器是雙17.2V，輸入為幅度220V頻率50Hz的交流電，依次經(jīng)過全波整流橋進(jìn)行整流、濾波電路作用以及穩(wěn)壓電路處理后可得到±15V和+5V三種輸出電壓，+5V電壓部分是給EP2C70F896C6、DAC0832以及ADC0809和LCDl602顯示等部分供電；15V電壓部分給運(yùn)算放大器供電。

2.主控模塊

FPGA具有一系列優(yōu)點(diǎn)，本設(shè)計(jì)的核心控制器FPGA芯片采用的是CycloneⅡEP2C70F896C6，Ahera Cyclone II FPGA拓展了Cyclone FPGA系列的領(lǐng)先優(yōu)勢(shì)，擁有70000個(gè)邏輯單元，成本低、功耗低并具有收發(fā)器。CycloneⅡFPGA系列適合于的大批量低成本應(yīng)用。CycloneⅡFPGA只需要兩路電源供電，這使得電源的調(diào)配大大簡(jiǎn)化，電路板的成本大大降低，電路板的面積也相應(yīng)減少，設(shè)計(jì)時(shí)間大大縮短。Altera Cyclone II FPGA采用的是60-rim低功耗技術(shù)，繼承并拓展了Cyclone FPGA的低功耗特性。與Cyclone FPGA相比，Mtera CycloneⅡFPGA內(nèi)核的電壓相對(duì)而言是比較低的，總功耗降為Cyclone FPGA的75%。

二、電路擴(kuò)展

穩(wěn)壓部分輸出電路的參考電壓是DAC0832轉(zhuǎn)換部分輸出的電壓。穩(wěn)壓電路部分的輸出與基準(zhǔn)電壓成比例，輸出電壓范圍是0.000v-9.900V，穩(wěn)壓電源部分既是一個(gè)串聯(lián)反饋型的穩(wěn)壓電路，同樣也是一個(gè)直流功率放大電路，這個(gè)直流功率放大電路以參考電壓作為輸入。這部分電路由運(yùn)算放大器U4A以及三極管T1、T2構(gòu)成。其中，T2是一個(gè)大功率的三極管。DAC0832轉(zhuǎn)換電路輸出的電壓UOUT連接到運(yùn)算放大器U4A的電壓同相端，穩(wěn)壓電源的輸出經(jīng)過一個(gè)取樣電路分壓后，其中取樣電路由R5、RW3和R6組成，分壓后送到運(yùn)算放大器U4A的反相端，經(jīng)過運(yùn)放放大，然后驅(qū)動(dòng)由兩個(gè)三極管組成的復(fù)合調(diào)整管。

三、系統(tǒng)的軟件設(shè)計(jì)

系統(tǒng)采用硬件描述語言VHDL按模塊化方式進(jìn)行設(shè)計(jì)，并將各模塊集成于FPGA芯片中，然后通過oLlartus9.0軟件開發(fā)平臺(tái)，軟件要實(shí)現(xiàn)的功能是：鍵盤對(duì)EP2C70F896C輸入數(shù)據(jù)，EP2C70F896C對(duì)獲得的數(shù)據(jù)進(jìn)行處理，送到DAC0832中，再送給數(shù)字電壓表，對(duì)電壓的控制也就得以實(shí)現(xiàn)。

A/D轉(zhuǎn)換子程序。START是高電平有效模數(shù)轉(zhuǎn)換的啟動(dòng)信號(hào)；ALE是鎖存信號(hào)，進(jìn)行ADDC、ADDB、ADDA3種通道地址選擇信號(hào)的鎖存。3位地址信號(hào)用于選擇模擬量輸入哪一個(gè)輸入端，而ALE用于鎖存地址信號(hào)；轉(zhuǎn)換狀態(tài)信號(hào)EOC在轉(zhuǎn)換結(jié)束后，輸出一個(gè)高電平，這表示轉(zhuǎn)換結(jié)束；若在轉(zhuǎn)換狀態(tài)信號(hào)的上升沿之后，使能信號(hào)OE變?yōu)楦唠娖?，則轉(zhuǎn)換完成的8位數(shù)據(jù)會(huì)通過打開的三態(tài)緩沖器輸入數(shù)據(jù)總線。

四、結(jié)論

本方案具有眾多明顯優(yōu)點(diǎn)：輸出的電壓穩(wěn)壓精度高（精度可達(dá)0.001V），因而，對(duì)于電壓精度要求比較高的電子設(shè)備比較適用或用在科研實(shí)驗(yàn)室中充當(dāng)實(shí)驗(yàn)電源。本設(shè)計(jì)采用VHDL語言編程技術(shù)，便于采用先進(jìn)的智能控制策略，電源系統(tǒng)擁有較高的智能化程度以及更完美的性能；尤其是電源能靈活控制，電源系統(tǒng)的升級(jí)也更加便捷，甚至本系統(tǒng)升級(jí)時(shí)可以不必修改硬件線路而只在線修改控制算法；這樣系統(tǒng)的可靠性也大大提高，標(biāo)準(zhǔn)化也更加方便，對(duì)于不同的系統(tǒng)或不同型號(hào)的產(chǎn)品，可以采用統(tǒng)一的控制板，在進(jìn)行標(biāo)準(zhǔn)化時(shí)，只需對(duì)軟件部分做一些適當(dāng)?shù)奶幚?。這樣也有利于提高系統(tǒng)的一致性，降低相應(yīng)的成本，生產(chǎn)制造上也更加方便。