荊州南湖機(jī)械股份有限公司 張 弛

一種數(shù)字T/R組件同步設(shè)計(jì)

荊州南湖機(jī)械股份有限公司 張 弛

數(shù)字T/R組件是數(shù)字化雷達(dá)的重要組成部分，其性能直接影響到整個(gè)雷達(dá)系統(tǒng)的探測(cè)精度。如果陣列數(shù)字T/R組件之間不能夠穩(wěn)定同步，將直接導(dǎo)致數(shù)字波束合成的無(wú)效，因此，數(shù)字T/R組件的同步，是數(shù)字化T/R組件首先要解決的問(wèn)題。本文結(jié)合一種數(shù)字T/R組件的具體設(shè)計(jì)，介紹了其同步設(shè)計(jì)技術(shù)。

數(shù)字T/R組件；數(shù)字波束合成；同步技術(shù)

引言

數(shù)字T/R組件主要運(yùn)用在有源相控陣?yán)走_(dá)中，每個(gè)天線輻射單元都裝配有一個(gè)收發(fā)組件, 每一個(gè)組件都能自己產(chǎn)生、接收信號(hào)。因此在頻帶寬度、信號(hào)處理和冗余度設(shè)計(jì)上都比無(wú)源相控陣?yán)走_(dá)具有更大的優(yōu)勢(shì),且幅度、相位都由數(shù)字電路控制。而數(shù)字電路的同步并不像模擬電路那樣固定和線性，多級(jí)數(shù)字電路的組合更加增加了信號(hào)相位翻轉(zhuǎn)的不確定性。一般的有源相控陣?yán)走_(dá)為發(fā)揮更大的探測(cè)威力，往往采用數(shù)字相控陣，雖然數(shù)字相控陣可設(shè)計(jì)在線的幅相校正通道，但如果數(shù)字陣上數(shù)量龐大的發(fā)射源信號(hào)的產(chǎn)生不能達(dá)到同步，接收信號(hào)的幅相校正結(jié)果也失去了意義。因此，數(shù)字T/R組件的同步，是相控陣?yán)走_(dá)系統(tǒng)首先需要解決的問(wèn)題。

1.同步系統(tǒng)組成

同步系統(tǒng)需要數(shù)字T/R組件與頻綜設(shè)備聯(lián)合工作完成，頻綜設(shè)備接收雷達(dá)主控控制指令，產(chǎn)生全機(jī)同步信號(hào)、同步時(shí)鐘，經(jīng)過(guò)時(shí)鐘與同步分配網(wǎng)絡(luò)輸出到每個(gè)數(shù)字T/R組件。數(shù)字T/R組件接收同步信號(hào)、同步時(shí)鐘和雷達(dá)主控發(fā)送的控制指令，完成同步信號(hào)和時(shí)鐘的調(diào)整，根據(jù)控制指令生成中頻數(shù)字信號(hào)。

2.同步系統(tǒng)設(shè)計(jì)思想

通過(guò)調(diào)整同步時(shí)鐘與同步信號(hào)之間的相對(duì)相位關(guān)系，將同步信號(hào)前沿控制在同步時(shí)鐘的單個(gè)周期內(nèi)，從而保證數(shù)字陣接收的同步信號(hào)的一致性。

通過(guò)同步時(shí)鐘生成數(shù)字T/R組件內(nèi)部工作時(shí)鐘，并產(chǎn)生控制DDS的控制信號(hào)，將DDS設(shè)置為從芯片，通過(guò)控制信號(hào)的時(shí)序控制保證多個(gè)分布式DDS的同步。

達(dá)到上述兩個(gè)條件后，分布式數(shù)字T/R組件之間的各個(gè)發(fā)射、接收通道相對(duì)相位關(guān)系將保持固定，選取基準(zhǔn)通道/信號(hào)，使用幅相技術(shù)校正，即可得到相位關(guān)系相對(duì)一致的數(shù)字收發(fā)信號(hào)。

3.同步信號(hào)與同步時(shí)鐘處理

3.1 同步時(shí)鐘與同步信號(hào)的監(jiān)測(cè)

在數(shù)字T/R組件內(nèi)部實(shí)時(shí)對(duì)同步時(shí)鐘與載頻同步信號(hào)的相位關(guān)系進(jìn)行監(jiān)測(cè)，在FPGA內(nèi)部產(chǎn)生800M時(shí)鐘，分別對(duì)當(dāng)前使用的同步時(shí)鐘與載頻同步信號(hào)進(jìn)行計(jì)數(shù)采樣，通過(guò)計(jì)數(shù)的采樣結(jié)果，得到同步時(shí)鐘上沿與載頻同步信號(hào)上沿的相對(duì)位置關(guān)系，如果大于同步時(shí)鐘的1/4周期時(shí)間，則為安全穩(wěn)定區(qū)域，不需要做出調(diào)整；否則為臨界區(qū)域，容易產(chǎn)生撞沿，導(dǎo)致解碼后同步信號(hào)有一個(gè)周期的抖動(dòng)，需要調(diào)整載頻同步信號(hào)的上沿位置，直到滿足要求。

3.2 同步信號(hào)的調(diào)整

載頻同步信號(hào)的相位關(guān)系調(diào)整只能滯后不能提前，考慮到數(shù)字器件的特性，采用D觸發(fā)器延時(shí)的方式，改變載頻同步信號(hào)的相對(duì)相位關(guān)系。由于同步時(shí)鐘與載頻同步信號(hào)的載頻部分信號(hào)約為十倍頻率關(guān)系，因此使用與載頻部分相當(dāng)?shù)念l率來(lái)完成觸發(fā)操作，分為四個(gè)調(diào)整區(qū)間，每個(gè)區(qū)間約90°，每次觸發(fā)次數(shù)為兩次。完成單個(gè)區(qū)間的相位調(diào)整后，判斷一次相對(duì)相位關(guān)系，直到滿足要求。

4.DDS控制時(shí)序處理

本文所介紹的同步設(shè)計(jì)方案基于ADI公司的AD9959芯片設(shè)計(jì)。

在時(shí)鐘狀態(tài)匹配且狀態(tài)轉(zhuǎn)換同步的條件下，DDS可實(shí)現(xiàn)同步。同步原理是在系統(tǒng)時(shí)鐘相參的情況下，對(duì)多個(gè)DDS器件進(jìn)行異步編程，通過(guò)對(duì)所有器件同時(shí)進(jìn)行I/O更新來(lái)激活編程內(nèi)容，達(dá)到同步效果。因此，AD9959的同步分為兩個(gè)部分：

（1）系統(tǒng)時(shí)鐘同步

AD9959的同步邏輯包括同步發(fā)生器和同步接收器，兩部分均使用本地SYSCLK信號(hào)作為內(nèi)部定時(shí)。REFCLK為外部參考時(shí)鐘，決定SYSCLK信號(hào)源，SYNC_CLK_IN為外部同步時(shí)鐘，決定SYSCLK時(shí)鐘沿。當(dāng)SYNC_CLK時(shí)鐘與SYNC_CLK_IN時(shí)鐘相位同步時(shí)，該片AD9959與外部同步時(shí)鐘SYNC_CLK_IN達(dá)到同步狀態(tài)，所有AD9959 SYNC_CLK時(shí)鐘均與SYNC_CLK_IN同步時(shí)，各AD9959之間也達(dá)到同步，即達(dá)到分布式AD9959同步。然而多個(gè)AD9959各自所寄生的數(shù)字T/R組件安裝位置不同，功分網(wǎng)絡(luò)也有差異，上電時(shí)間也并不一致，因此僅依靠硬件的輸入只能保證系統(tǒng)時(shí)鐘的相參，相位的相對(duì)固定，并不能保證通道間相位差值，因此，還需要軟件刷新寄存器，通過(guò)調(diào)整系統(tǒng)時(shí)鐘相位，達(dá)到同步的目的。

（2）指令控制同步

AD9959上電后，可通過(guò)指令調(diào)整初始相位，達(dá)到各通道的相位同步，要保證信號(hào)捷變的同步，就必須保證所有AD9959對(duì)同一個(gè)寄存器參數(shù)同時(shí)生效。

I/O_UPDATE引腳用于將串行I/O緩沖器中的數(shù)據(jù)傳輸?shù)狡骷行Ъ拇嫫髦校琒YNC_CLK屬于上升沿有效信號(hào)，由四分頻電路對(duì)系統(tǒng)時(shí)鐘分頻后獲得。I/O_UPDATE用于啟動(dòng)緩沖器數(shù)據(jù)轉(zhuǎn)移，可以與SYNC_ CLK同步或異步。如果滿足信號(hào)建的建立時(shí)間要求，則DAC輸出可以獲得恒定的延遲，緩沖器數(shù)據(jù)向有效寄存器傳輸?shù)那闆r如圖1所示。

圖1 I/O_U P D A T E與時(shí)鐘相對(duì)關(guān)系

5.結(jié)束語(yǔ)

數(shù)字信號(hào)的使用使數(shù)字T/R組件具備高頻率分辨率、高頻率切換速度、超寬的頻率范圍，并能實(shí)現(xiàn)各種調(diào)制波和任意波形。而同步技術(shù)的支持能保證頻率切換時(shí)相位保持連續(xù)，單通道周期間初始相位一致，通道間初始相位一致，結(jié)合幅相校正技術(shù)，能夠精準(zhǔn)保證到每個(gè)通道每個(gè)周期的相位的穩(wěn)定與連續(xù)。

[1]吳曼青．基于DDS的收發(fā)全DBF相控陣技術(shù)[J]．高技術(shù)通信,2000, 10(8)：42-44．

[2]吳曼青,靳學(xué)明,譚劍美．相控陣?yán)走_(dá)數(shù)字T/R組件研究[J]．現(xiàn)代雷達(dá),2001,23(2)：57-60．

[3]吳曼青,王炎,靳學(xué)明．收發(fā)全數(shù)字波束形成相控陣?yán)走_(dá)關(guān)鍵技術(shù)研究[J]．系統(tǒng)工程與電子技術(shù),2001,23(4)：45-47．