我國在3D NAND存儲(chǔ)器研發(fā)領(lǐng)域取得突破性進(jìn)展

由中國科學(xué)院微電子研究所與長江存儲(chǔ)科技有限責(zé)任公司聯(lián)合承擔(dān)的3D NAND存儲(chǔ)器研發(fā)項(xiàng)目取得新進(jìn)展。研究人員研制的32層3D NAND芯片通過了電學(xué)特性等各項(xiàng)測試，性能指標(biāo)達(dá)到了預(yù)期要求。

3D NAND是新型半導(dǎo)體存儲(chǔ)技術(shù)，通過增加存儲(chǔ)疊層實(shí)現(xiàn)存儲(chǔ)密度的增加，從而拓寬了存儲(chǔ)技術(shù)的發(fā)展空間，但其結(jié)構(gòu)的高度復(fù)雜性給工藝制造帶來了挑戰(zhàn)。在3D NAND存儲(chǔ)器研發(fā)項(xiàng)目中，研究人員攻克了高深寬比刻蝕、高選擇比刻蝕、疊層薄膜沉積、存儲(chǔ)層形成、金屬柵形成，以及雙曝光金屬線等關(guān)鍵技術(shù)難點(diǎn)，為實(shí)現(xiàn)多層堆疊結(jié)構(gòu)的3D NAND陣列打下了堅(jiān)實(shí)的基礎(chǔ)；通過大量實(shí)驗(yàn)和數(shù)據(jù)分

析，完成了器件各項(xiàng)可靠性指標(biāo)的優(yōu)化，實(shí)現(xiàn)了全部可靠性參數(shù)達(dá)標(biāo)；通過對(duì)三維存儲(chǔ)結(jié)構(gòu)進(jìn)行建模，采用根據(jù)層數(shù)可調(diào)制的編程、讀取電壓配置，補(bǔ)償了器件特性隨陣列物理結(jié)構(gòu)的分布差異，減輕了單元串?dāng)_影響。 (新 華)