謝海情+曾承偉+曾健平+唐俊龍+賈新亮+彭永達(dá)+王超

摘 要：通過(guò)改進(jìn)電路結(jié)構(gòu)，采用CMOS交叉耦合結(jié)構(gòu)提供負(fù)阻，設(shè)計(jì)一種20 MHz的集成石英晶體振蕩器.在該振蕩器中，采用共模反饋使其輸出穩(wěn)定的直流電平，并增加RC高通濾波器和預(yù)抑制電路降低其相位噪聲.基于NUVOTON 0.35 μm CMOS工藝，利用Cadence Spectre對(duì)電路進(jìn)行仿真，結(jié)果表明，在電源電壓為3.3 V，偏置電流約400 μA時(shí)，該振蕩器的起振時(shí)間約為1.5 ms，輸出波形峰峰值為1.08 V，輸出直流電平約為801.6 mV.輸出信號(hào)頻率為19.95 MHz，相位噪聲分別可以達(dá)到-155 dBc/Hz@1 kHz，-164 dBc/Hz@10 kHz.

關(guān)鍵詞：晶體振蕩器；相位噪聲；交叉耦合；RC高通濾波

中圖分類號(hào)：TN432 文獻(xiàn)標(biāo)志碼：A

A Low Noise Cross-coupled Integrated Quartz Crystal Oscillator

XIE Haiqing1， ZENG Chengwei1， ZENG Jianping2， TANG Junlong1，

JIA Xinliang1， PENG Yongda1， WANG Chao1

（1. School of Physics & Electronic Science， Changsha University of Science & Technology， Changsha 410114，China；

2. College of Physics and Microelectronics Science， Hunan University， Changsha 410082，China）

Abstract：By improving the circuit structure and adopting the CMOS cross-coupled structure to provide negative resistance， a 20 MHz integrated quartz crystal oscillator was proposed. In this oscillator， the common-mode feedback was adopted to achieve stable DC output， and the RC high filter circuit and the pre-rejection circuit were designed to reduce the phase noise. With NUVOTON 0.35 μm CMOS process， the circuit was designed and simulated by the Spectre in Cadence. Under the supply voltage of 3.3 V and the bias current of 400 μA， the results indicated that start-up time of the oscillator was about 1.5 ms， the peak value of the output waveform was 1.08 V， the DC output was about 801.6 mV， the frequency of output was 20 MHz， and the phase noise reaches -155 dBc/Hz@1 kHz and -164 dBc/Hz@10 kHz， respectively.

Key words：crystal oscillator； phase noise； cross-coupled； RC high pass filter

在全球定位系統(tǒng)、通信、導(dǎo)航、時(shí)間與頻率計(jì)量等領(lǐng)域，晶體振蕩器作為系統(tǒng)的基準(zhǔn)參考頻率源，一直是一個(gè)不可缺少的器件.隨著信息技術(shù)的快速發(fā)展，對(duì)基準(zhǔn)頻率源的精確度、穩(wěn)定度提出了越來(lái)越高的要求.相位噪聲作為信號(hào)源的重要參數(shù)指標(biāo)之一，對(duì)通信設(shè)備的性能有著重要意義[1].目前，石英晶體振蕩器主要由分立元器件組成.常見(jiàn)的三點(diǎn)式石英晶體振蕩器主要有以下3種：皮爾斯（Pierce）振蕩器，科爾皮茲（Colpitts）振蕩器和克拉普（Clapp）振蕩器[2-4].楊驍?shù)热薣5]對(duì)三點(diǎn)式振蕩器的起振條件和相位噪聲進(jìn)行了詳細(xì)分析，提出了一種帶增益控制環(huán)路的振蕩電路，降低了起振時(shí)間，并提高振蕩器的相位噪聲性能.在晶體振蕩電路中，振蕩器的相位噪聲是振蕩器性能的關(guān)鍵參數(shù).唐路等人[6]提出了一種PMOS差分結(jié)構(gòu)降低相位噪聲.Siwiec[7]提出了一種雙反饋回路結(jié)構(gòu)降低相位噪聲.Wang等人[8-9]利用噪聲模型指導(dǎo)低噪聲振蕩電路的設(shè)計(jì).三點(diǎn)式振蕩器雖然在結(jié)構(gòu)、可靠性和噪聲性能等方面具有優(yōu)勢(shì)，但是只能輸出單端信號(hào).差分電路結(jié)構(gòu)在調(diào)節(jié)線性度、共模噪聲抑制、環(huán)境噪聲抑制以及電源噪聲抑制等方面都有明顯優(yōu)勢(shì)，在壓控振蕩器中應(yīng)用廣泛.本文基于差分對(duì)稱輸出的交叉耦合結(jié)構(gòu)，并增加共模反饋模塊和RC濾波模塊，設(shè)計(jì)一種低相位噪聲交叉耦合結(jié)構(gòu)的集成石英晶體振蕩器.

1 傳統(tǒng)石英晶體振蕩器電路分析

晶體諧振等效模型及傳統(tǒng)的三點(diǎn)式電路如圖1所示.圖1（a）為石英晶體的等效模型，其中，Lq為寄生電感，其值大小表征石英晶體的振動(dòng)質(zhì)量；Rq為寄生電阻，其值大小表征石英晶體振動(dòng)時(shí)的能量損耗；Cq為寄生電容，其值大小表征石英晶體諧振器的機(jī)械彈性；C0為靜態(tài)電容.本文采用基頻為20 MHz的石英晶體，其等效模型各參數(shù)為L(zhǎng)q=6.3 mH，Rq=50 Ω，Cq=10 fF，C0=5 pF.其品質(zhì)因數(shù)Q為：

Q=1RqLqCq≈20 000 （1）

根據(jù)巴克豪森準(zhǔn)則，一個(gè)振蕩電路的阻抗之和必須小于等于0，才能起振.因此，在圖1（b）所示的石英晶體振蕩器振蕩中，除晶體之外的等效負(fù)阻阻值必須等于晶體的串聯(lián)電阻Rs.

在圖1（b）中，Zs 表示晶體的串聯(lián)支路的阻抗，Zc為其余電路阻抗之和，滿足振蕩的臨界狀態(tài)為：

2 低噪聲交叉耦合結(jié)構(gòu)振蕩電路

本文設(shè)計(jì)的交叉耦合結(jié)構(gòu)的石英晶體振蕩器及其等效電路如圖2所示.其主要由預(yù)抑制電路、CMOS交叉耦合電路、RC濾波電路、偏置電路和諧振網(wǎng)絡(luò)等5部分組成.

由圖2（a）可知，偏置電壓經(jīng)過(guò)預(yù)抑制電路后通過(guò)電流鏡給交叉耦合振蕩電路提供一個(gè)穩(wěn)定的偏置電流Ib.石英晶體在穩(wěn)定振蕩時(shí)工作在感性區(qū)間，因此，本文將石英晶體等效為一個(gè)電感來(lái)代替?zhèn)鹘y(tǒng)的CMOS交叉耦合VCO結(jié)構(gòu)中的電感.同時(shí)在保證電路對(duì)稱的情況下，改進(jìn)電路結(jié)構(gòu)，只需接一個(gè)石英晶體.如圖2（a）所示，輸出端OSC1和OSC2分別接石英晶體的兩端.在PMOS對(duì)和NMOS對(duì)的柵極與輸出端之間加入RC濾波電路.石英晶體兩端各接一個(gè)負(fù)載電容CL，而R1和R2給振蕩電路提供靜態(tài)工作點(diǎn).尾電流源給振蕩電路提供偏置電流，同時(shí)考慮到電流源也會(huì)給振蕩電路帶來(lái)噪聲，以噪聲系數(shù)相對(duì)較小的PMOS電流鏡作為尾電流源，能有效隔離電源噪聲，并提供穩(wěn)定的基準(zhǔn)電流.

2.1 CMOS交叉耦合結(jié)構(gòu)

本文采用CMOS交叉耦合結(jié)構(gòu)產(chǎn)生負(fù)阻補(bǔ)償振蕩電路振蕩時(shí)的能量消耗，其工作在飽和區(qū)時(shí)的阻值為：

R=-2/geff （5）

式中：geff為交叉耦合振蕩器的等效跨導(dǎo).對(duì)于單個(gè)的交叉耦合對(duì)：

geff=gmn=gmp （6）

對(duì)于CMOS交叉耦合對(duì)：

geff=gmn+gmp （7）

由式（6）和式（7）可知，相對(duì)于單個(gè)的耦合對(duì)，CMOS交叉耦合對(duì)能提供更大的負(fù)阻，所需要的電流更小，因此降低了功耗.

R1和R2為電路提供靜態(tài)工作點(diǎn)，靜態(tài)工作電壓為：

V=VDS1=Vth+Ib/μnCoxWLM1（8）

在振蕩器工作時(shí)，NMOS對(duì)管M3，M4和PMOS對(duì)管M1，M2都是一個(gè)開(kāi)啟，另一個(gè)關(guān)斷，全部偏置電流只流過(guò)其中一個(gè)MOS管，大小為Ib.從而，可計(jì)算出該電路的輸出電壓峰峰值VF為：

VF=IbZab （9）

式中：Zab為諧振網(wǎng)路的等效阻抗.若用Zxtal表示晶體等效阻抗，則Zab為：

Zab=1jωC1+R1‖R31jωC5+R5×2‖Zxtal （10）

2.2 RC濾波電路

振蕩電路中的低頻噪聲可采用濾波電路來(lái)濾除掉.如圖2（a）所示，在每個(gè)耦合管的柵極都加入一個(gè)RC高通濾波電路.在低頻時(shí)，C1，R3和C2，R4分別引入90°相移，因此，對(duì)PMOS交叉耦合對(duì)引入90°相移.同理，C3，R5和C4，R6對(duì)NMOS交叉耦合對(duì)也引入90°相移.電路在低頻時(shí)變成了負(fù)反饋，能很好地濾除低頻噪聲，而在工作頻率（20 MHz）時(shí)，電路仍為正反饋，能正常工作.另外，加入RC濾波電路后，該振蕩電路的交叉耦合管的等效跨導(dǎo)變?yōu)椋?/p>

|g′eff|=11+1jRCωcgeff=II-jωrωcgeff=

1I+ωrωcgeff（11）

式中：ωr為RC濾波器的截止頻率；ωc為振蕩頻率.

由式（11）可知，在加入濾波電路后，該電路的等

效跨導(dǎo)與截止頻率成反比，因此高的截止頻率雖能很好地濾除低于振蕩頻率的噪聲，但會(huì)使振蕩電路難以起振.經(jīng)仿真折衷，取截止頻率為10 MHz，R3= R4 =R5 =R6=5 kΩ，C1=C2=C3=C4=3 pF.

2.3 諧振網(wǎng)絡(luò)

石英晶體的高Q值是保證晶體振蕩器低相位噪聲的根本條件.當(dāng)諧振器接入振蕩電路后，會(huì)引入附加損耗，使諧振器的有載Q值降低.圖2（a）所示的振蕩電路可等效為石英晶體帶RC負(fù)載的諧振網(wǎng)絡(luò)，如圖2（b）所示.其中，輸出阻抗Rp=2Rin（Rin為OSC1的等效輸入電阻），Cp=CL/2（CL為負(fù)載電容）.將Rp和C0+Cp由并聯(lián)改為串聯(lián)后，等效電阻和等效電容分別為：

Rs=Rp1+ω2c（Co+Cp）2R2p（12）

Cs=1+ω2c（Co+Cp）2R2pω2c（Co+Cp）2R2p（13）

則有載品質(zhì)因數(shù)Qe為：

Qe=ωcLq/（Rs+Rq） （14）

將式（12）代入式（14），可得有載Q值與負(fù)阻的關(guān)系為：

Qe=ωcLq+Lqω3c（Co+Cp）2R2pRp+Rq+Rqω2c（Co+Cp）2R2p

（15）

根據(jù)式（15）可知，電路的有載Qe值隨輸出阻抗增大而增大，因此可通過(guò)增大電路的輸出阻抗Rp來(lái)提高Qe值.而CMOS交叉耦合結(jié)構(gòu)的輸出阻抗為：

Rp=ron‖rop‖1gmn+gmn（16）

由式（16），可以得出：

Rp∝1（W/L） （17）

由公式（15）和（17）可知，電路有載Qe值隨MOS管的寬長(zhǎng)比的增大而減小.但MOS管的寬長(zhǎng)比減小會(huì)導(dǎo)致其跨導(dǎo)減小，不僅使提供的負(fù)阻較小，而且使電路難以起振.根據(jù)計(jì)算和仿真，本文取NMOS管的寬長(zhǎng)比為（W/L）n=140/3，PMOS管的寬長(zhǎng)比為（W/L）p=320/1.5.

通過(guò)式（12）也可看出，增加石英晶體的負(fù)載電容也可以增加電路的有載Q值，但負(fù)載電容過(guò)大會(huì)導(dǎo)致電路頻率的偏移和難以起振，經(jīng)仿真折衷，我們?nèi)∝?fù)載電容值CL=30 pF.

2.4 預(yù)抑制電路

為了更一步降低電源噪聲，抑制電源紋波，我們?cè)黾恿祟A(yù)抑制電路.如圖2（a）所示，預(yù)抑制電路由PMOS管M9，M10，M14，M15；NMOS管M11，M12，M13；電容C7和電阻R7組成.

在預(yù)抑制電路中，M10可以將VGS10鉗位在閾值電壓附近，M11，M12，M13，M14，M15，M9和M10構(gòu)成反饋調(diào)節(jié)電路.當(dāng)Vbias增大時(shí)，M9的過(guò)驅(qū)動(dòng)電壓由于反饋而減小，該反饋環(huán)路的直流開(kāi)環(huán)增益很大，從而將偏置電壓Vbias鉗位到一個(gè)恒定的值，使得Vbias隨電源電壓變化非常小.C7和R7構(gòu)成密勒補(bǔ)償電路穩(wěn)定該反饋環(huán)路，通過(guò)設(shè)置合適的元件參數(shù)可以極大地抑制尾電流源的噪聲.

3 版圖設(shè)計(jì)與仿真分析

基于 NUVOTON 0.35 μm CMOS工藝版圖設(shè)計(jì)規(guī)則，設(shè)計(jì)版圖如圖3所示，版圖面積為200 μm×120 μm.

電路圖采用Cadence 軟件中的Spectre模塊完成仿真.版圖在完成寄生參數(shù)的提取后采用Hspice完成后仿真，在電源電壓3.3 V時(shí)，輸出電壓波形分別如圖4和圖5所示.圖4所示該石英晶體振蕩器的起振時(shí)間約為1.5 ms.圖5（a）所示振蕩器電路仿真的輸出波形峰峰值約為1.08 V，輸出直流電平約為801.6 mV，輸出頻率為19.95 MHz；圖5（b）所示振蕩器版圖后仿真的輸出波形峰峰值約為1.02 V，輸出直流電平約為786 mV，輸出頻率為20.01 MHz，兩者吻合很好.

該石英晶體振蕩器相位噪聲如圖6所示.由圖6可知，本文設(shè)計(jì)的低噪聲交叉耦合結(jié)構(gòu)晶體振蕩器相位噪聲分別可以達(dá)到-155 dBc/Hz@1 kHz，-164 dBc/Hz@10 kHz.

表1給出了本文設(shè)計(jì)的石英晶體振蕩器的相位噪聲與其他文獻(xiàn)的對(duì)比.從表1中可以看出，該石英晶體振蕩器由于采用CMOS交叉耦合結(jié)構(gòu)，以及增加了RC濾波電路和預(yù)抑制電路，使該振蕩器的相位噪聲良好，尤其在低頻處相位噪聲有較大的改善.

4 結(jié) 論

本文基于NUVOTON 0.35 μm CMOS工藝，采用共模反饋和RC高通濾波模塊，提高輸出直流電平的穩(wěn)定性和輸出波形的對(duì)稱性，并增加預(yù)抑制電路降低相位噪聲，實(shí)現(xiàn)了一種具有差分輸出的低相位噪聲CMOS交叉耦合石英晶體振蕩器.在電源電壓為3.3 V，偏置電流為400 μA時(shí)，該振蕩器的起振時(shí)間約為1.5 ms，輸出19.95 MHz的穩(wěn)定頻率信號(hào)，兩路輸出信號(hào)波形具有良好的對(duì)稱性，峰峰值約為1.08 V，輸出直流電平約為801.6 mV.相位噪聲分別可以達(dá)到-155 dBc/Hz@1 kHz，-164 dBc/Hz@10 kHz.

參考文獻(xiàn)

[1] 劉利輝，曾健平，張智.100 MHz低噪聲恒溫石英晶體振蕩器研制[J]. 湖南大學(xué)學(xué)報(bào)：自然科學(xué)版，2009，36（4）：53-56.

LIU Lihui， ZENG Jianping， ZHANG Zi. Development of 100 MHz low noise constant temperature quartz crystal oscillator [J]. Journal of Hunan University： Natural Sciences， 2009， 36 （4）：53-56. （In Chinese）

[2] IGUCHI S，F(xiàn)UKETA H，SAKURAI T， et al. Variation-tolerant quick-start-Up CMOS crystal oscillator with chirp injection and negative resistance booster[J]. IEEE Journal of Solid-State Circuits，2016，51（2）：496-508.

[3] 武振宇，馬成炎，葉甜春.一種低功耗快速起振晶體振蕩器[ J].微電子學(xué)，2010，40（1）：45-49.

WU Zhenyu， MA Chengyan， YE Tianchun. A low power consumption fast oscillating crystal oscillator[J]. Microelectronics，2010，40（1）：45-49. （In Chinese）

[4] ZHAO Wei， LU Lei， TANG Zhangwen. A low-phase noise digitally controlled crystal oscillator for DVB TV tuners[J]. Journal of Semiconductor，2010，31（7）：1-6.

[5] 楊驍，齊騁，王亮，等.一種低相位噪聲CMOS晶體振蕩器的設(shè)計(jì)[J].微電子學(xué)，2012，42（5）：642-645.

YANG Xiao， QI Cheng， WANG Liang， et al. Design of a low phase noise CMOS crystal oscillator[J]. Microelectronics，2012，42（5）：642-645.（In Chinese）

[6] 唐路，王志功，曾賢文，等.一種用于射頻調(diào)諧器的低相位噪聲低功耗晶體振蕩器[J].東南大學(xué)學(xué)報(bào)：英文版，2012，28（1）：21-24.

TANG Lu， WANG Zhigong， ZENG Xianwen， et al. A low-phase-noise and lower-power crystal oscillator for RF tuner[J]. Journal of Southeast University：English Edition，2012， 28（1）：21-24.

[7] SIWIEC K. Crystal oscillator with dual amplitude stabilization feedback loop[C]//Proceedings of the 19th International Conference Mixed Design of Integrated Circuits and Systems （MIXDES）.Warsaw， Poland： Institute of Electrical and Electronics Engineers， Inc，2012：231- 234.

[8] WANG Yan， HUANG Xianhe.Analysis and design of low phase noise crystal oscillators[C]//Proceedings of 2012 IEEE International Conference on Mechatronics and Automation.Chengdu， China： Institute of Electrical and Electronics Engineers， Inc，2012：19-23.

[9] HUANG Xianhe，CHEN Pingping， FU Wei，et al. Prediction， simulation， and verification of the phase noise in 80 MHz low-phase-noise crystal oscillators[J].IEEE Transactions on Ultrasonics， Ferroelectrics and Frequency Control， 2015， 62（9）： 1599-1604.