摘 要 介紹一種多通道脈沖檢測(cè)系統(tǒng)設(shè)計(jì)方法。該系統(tǒng)運(yùn)用Verilog HDL作為硬件描述語言，采用FPGA作為硬件平臺(tái)，進(jìn)行軟件編程和硬件設(shè)計(jì)，完成射頻信號(hào)的射頻檢波，A/D模數(shù)轉(zhuǎn)換、DAC控制、時(shí)序控制和網(wǎng)絡(luò)傳輸?shù)裙δ?，?shí)現(xiàn)了多通道射頻信號(hào)的脈沖檢測(cè)。以發(fā)射老煉檢測(cè)系統(tǒng)為應(yīng)用背景，脈沖檢測(cè)系統(tǒng)的測(cè)試結(jié)果顯示，所設(shè)計(jì)的脈沖檢測(cè)系統(tǒng)達(dá)到了理想的功能。

【關(guān)鍵詞】脈沖檢測(cè) 射頻檢波 A/D模數(shù)轉(zhuǎn)換 DAC控制 FPGA

隨著電子技術(shù)的不斷發(fā)展，在通信、雷達(dá)、遙測(cè)遙感等領(lǐng)域中，檢測(cè)技術(shù)得到越來越廣泛的應(yīng)用。其中，發(fā)射機(jī)的輸出功率是一個(gè)重要的技術(shù)指標(biāo)。通常發(fā)射機(jī)輸出功率采用功率計(jì)測(cè)量，只能測(cè)量單通道射頻信號(hào)功率，不能夠測(cè)量多通道射頻信號(hào)的功率等。其次在具體發(fā)射機(jī)系統(tǒng)的測(cè)試和維護(hù)中，需要對(duì)射頻信號(hào)進(jìn)行脈沖檢測(cè)，然后將檢測(cè)到的數(shù)據(jù)進(jìn)行實(shí)時(shí)分析處理，從而提高系統(tǒng)的可靠性。因此，脈沖檢測(cè)成為測(cè)試系統(tǒng)中至關(guān)重要的部分。鑒于對(duì)發(fā)射機(jī)信號(hào)的脈沖檢測(cè)需求，本文設(shè)計(jì)了基于一種FPGA（Field Prrogrammable Gate Array）多通道脈沖檢測(cè)系設(shè)與實(shí)現(xiàn)，其研究射頻信號(hào)的功率、脈寬及周期等，具有很強(qiáng)的應(yīng)用性，從而滿足在發(fā)射老煉檢測(cè)系統(tǒng)中的應(yīng)用。

1 多通道脈沖檢測(cè)系統(tǒng)的工作原理

多通道脈沖檢測(cè)系統(tǒng)主要完成發(fā)射機(jī)射頻信號(hào)的射頻檢波、A/D數(shù)模轉(zhuǎn)換、DAC控制、時(shí)序控制和網(wǎng)絡(luò)傳輸?shù)裙δ堋Ｆ湓韴D如圖1，來自多路的射頻信號(hào)經(jīng)過射頻檢波出視頻信號(hào)。視頻信號(hào)經(jīng)過信號(hào)調(diào)理電路分為兩路，一路直接在FPGA中脈寬周期檢測(cè)。另一路送A/D模數(shù)轉(zhuǎn)換，在FPGA內(nèi)進(jìn)行多通道數(shù)據(jù)采集，檢測(cè)出射頻信號(hào)功率值。兩路信號(hào)在FPGA內(nèi)進(jìn)行數(shù)據(jù)融合，融合的數(shù)據(jù)進(jìn)行緩存，按TCP/IP通訊協(xié)議組幀。再通過網(wǎng)絡(luò)接入PC機(jī)中。系統(tǒng)運(yùn)用上位機(jī)軟件顯示多通道射頻信號(hào)的功率值和脈寬周期的信息。

2 主要硬件電路設(shè)計(jì)及接口設(shè)計(jì)

2.1 主要硬件電路設(shè)計(jì)

其系統(tǒng)主要硬件電路包括：射頻檢波、A/D模數(shù)轉(zhuǎn)換、DAC控制、網(wǎng)絡(luò)接口芯片和FPGA電路設(shè)計(jì)。FPGA具有極大的靈活性和通用性，具有數(shù)字信號(hào)并行處理能力，開發(fā)效率高，成本低，工作穩(wěn)定可靠。系統(tǒng)選用ALTERA公司CycnloneⅢ系列EP3C25F256C8芯片，該芯片資源豐富，體積小，接口電平多，主要完成ADC配置、DAC控制和數(shù)據(jù)融合等，可以完全滿足小型微波測(cè)試系統(tǒng)的設(shè)計(jì)要求。射頻功率測(cè)量方法多種多樣，其中射頻檢波是檢測(cè)射頻信號(hào)功率的一個(gè)重要方法之一。系統(tǒng)選用AD公司AD8318作為射頻信號(hào)的檢波芯片，其頻率范圍可測(cè)量8Ghz以內(nèi)的射頻信號(hào)，動(dòng)態(tài)范圍精度高，芯片可以0dBm到-60dBm的射頻信號(hào)進(jìn)行檢波，輸出視頻信號(hào)電平為0.3到2v。ADC控制是模數(shù)轉(zhuǎn)換器，系統(tǒng)選用AD公司的AD7490芯片，采樣精度為12位，16通道串行輸出的方式，最高提供采樣速率為1 MSPS。完全滿足本系統(tǒng)需求，并方便擴(kuò)展應(yīng)用。根據(jù)基本采樣理論，

fs≥2fH （1）

式（1）中，fs為采樣率；fH為待采信號(hào)最高頻率，fs選取1MS/S，這樣的理論可以采樣最高頻率小于0.5 Mhz，對(duì)于本系統(tǒng)還有不少余量。DAC是數(shù)模轉(zhuǎn)換器，系統(tǒng)選用了4片AD公司的AD5307芯片，每片芯片共有四路輸出，每路輸出信號(hào)最大控制電平范圍可在0到2.048v，實(shí)現(xiàn)了視頻信號(hào)的調(diào)零和門限控制。系統(tǒng)同時(shí)提出基于TCP/IP通訊協(xié)議。系統(tǒng)選用已太網(wǎng)控制芯片W5100，W5100是Wiznet公司推出的一款實(shí)用單片網(wǎng)絡(luò)接口芯片[4]。W5100能夠自動(dòng)識(shí)別全雙工或半雙工的傳輸模式，兼容10M/100M 以太網(wǎng)絡(luò)。其外部接帶有網(wǎng)絡(luò)變壓器的RJ45座時(shí)，可實(shí)現(xiàn)與PC機(jī)的通訊。

2.2 接口設(shè)計(jì)

脈沖檢測(cè)系統(tǒng)設(shè)計(jì)時(shí)，射頻通道數(shù)多，控制時(shí)序復(fù)雜，集成電路接口豐富，F(xiàn)PGA管腳資源有限，為減少FPGA管腳資源，系統(tǒng)多采用串行總線和直接總線的方式。AD7490帶有高速的串行接口SPI。SPI接口主要應(yīng)用在A/D或者D/A轉(zhuǎn)換器中，其接口占用FPGA管腳資源少，接線十分簡(jiǎn)單，不需要任何其他外接設(shè)備。網(wǎng)絡(luò)接口芯片W5100選用直接總線模式，系統(tǒng)與PC機(jī)通訊時(shí)，W5100的以太網(wǎng)物理單元通過接收RXIP/RXIN和發(fā)送TXOP/TXON，連接到以太網(wǎng)中。

3 主要軟件設(shè)計(jì)

脈沖檢測(cè)系統(tǒng)是在Quartus軟件環(huán)境下調(diào)試的，采用Verilog HDL語言對(duì)各硬件配置設(shè)計(jì)。上位機(jī)采用LABVIEW軟件實(shí)現(xiàn)數(shù)據(jù)處理。系統(tǒng)軟件框圖如圖2，F(xiàn)PGA片內(nèi)邏輯的鎖相環(huán)生成系統(tǒng)的工作時(shí)鐘和采樣時(shí)鐘。系統(tǒng)工作時(shí)鐘40MHz，16通道視頻信號(hào)直接輸入給FPGA脈寬周期檢測(cè)，檢測(cè)結(jié)果送到數(shù)據(jù)融合。軟件產(chǎn)生時(shí)序去控制AD5307，改變DIN的參數(shù)值可實(shí)現(xiàn)視頻信號(hào)的調(diào)理工作。FPGA按AD7490時(shí)序要求配置ADC，使其工作在A/D轉(zhuǎn)換和數(shù)據(jù)轉(zhuǎn)輸周期內(nèi)。W5100的控制軟件使用有限狀態(tài)機(jī)等，進(jìn)行其硬件初始化，網(wǎng)絡(luò)配置，查詢狀態(tài)，建立TCP通訊網(wǎng)絡(luò)連接，使網(wǎng)絡(luò)接口芯片工作在TCP/IP通訊協(xié)議下。系統(tǒng)具有故障報(bào)警和遠(yuǎn)程數(shù)據(jù)傳輸功能。

4 測(cè)試結(jié)果

為驗(yàn)證脈沖檢測(cè)系統(tǒng)，提供脈沖調(diào)制信號(hào)源，脈沖發(fā)生器和萬用表等設(shè)備，設(shè)置射頻輸入信號(hào)脈寬100 us，周期2ms，峰值2V。系統(tǒng)通過SignalTap邏輯分析器驗(yàn)證了整個(gè)軟件設(shè)計(jì)的正確性，測(cè)試單通道脈沖信號(hào)一個(gè)周期內(nèi)，脈沖周期結(jié)果是2ms。脈寬測(cè)試結(jié)果如圖3所示。

圖3中，測(cè)試脈沖信號(hào)的幅度，設(shè)置采樣時(shí)鐘、采樣深度和觀察需要的信號(hào)。量化值為3377，脈沖信號(hào)幅度值為2.06V。用萬用表測(cè)試AD電路輸入為2 V。

為了驗(yàn)證TCP/IP 通訊協(xié)議是否連接，測(cè)試網(wǎng)絡(luò)狀態(tài)等。如圖4。上位機(jī)軟件自動(dòng)進(jìn)入網(wǎng)絡(luò)配置，計(jì)算機(jī)采用ping IP地址的方式 ，檢測(cè)了系統(tǒng)電路設(shè)計(jì)與上位機(jī)通訊穩(wěn)定可靠。

5 結(jié)語

從上述設(shè)計(jì)仿真測(cè)試結(jié)果看出，以FPGA實(shí)現(xiàn)多通道脈沖檢測(cè)設(shè)計(jì)為平臺(tái)，Verilog HDL作為開發(fā)語言，對(duì)脈沖檢測(cè)進(jìn)行時(shí)序控制和數(shù)據(jù)融合。以LABVIEW軟件設(shè)計(jì)上位機(jī)實(shí)現(xiàn)數(shù)據(jù)處理和遠(yuǎn)程數(shù)據(jù)傳輸。其硬件設(shè)計(jì)簡(jiǎn)單，軟件編程極其靈活方便，系統(tǒng)給出了實(shí)驗(yàn)結(jié)果。本系統(tǒng)已經(jīng)成功應(yīng)用發(fā)射老煉檢測(cè)系統(tǒng)中，達(dá)到了預(yù)期的功能。整個(gè)系統(tǒng)具有集成度高，實(shí)用性強(qiáng)，適應(yīng)性廣的特點(diǎn)。

參考文獻(xiàn)

[1]盧建良，金西，胡群超.基于FPGA的CELPACK信號(hào)采集系統(tǒng)設(shè)計(jì)[J].電子測(cè)量技術(shù)，2010（05）：87-90.

[2]鄧?yán)?，唐高第，王鋒等.基于AD8318的對(duì)數(shù)檢波接收機(jī)設(shè)計(jì)[J].信息與電子工程，2007（06）：190-193.

[3]楊小牛，樓才義，徐建良.軟件無線電原理與應(yīng)用[M].電子工業(yè)出版社，2001（01）：8-11.

[4]陳實(shí)，王琪，張鐵軍等.一種基于W5100數(shù)據(jù)傳輸系統(tǒng)[J].電子應(yīng)用技術(shù)，2013（39）9：54-56.

[5]徐偉，胡志忠，肖前貴等.AD7490與AT91RM9200的SPI接口及其驅(qū)動(dòng)程序的實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制，2009（10）：2089-2091.

作者簡(jiǎn)介

邢連營(yíng)（1980-），男，主要研究方向?yàn)閿?shù)字接收機(jī)及高速數(shù)據(jù)采集。

作者單位

中國(guó)電子科技集團(tuán)第三十八研究所 安徽省合肥市 230088