周 瑋，宋啟祥

(宿州學院，安徽 宿州 234000)

?

基于S3C2410芯片的掉電保護系統(tǒng)設(shè)計

周 瑋，宋啟祥

(宿州學院，安徽 宿州 234000)

云計算數(shù)據(jù)中心UPS的要求較高，為了在斷電時能正常運行系統(tǒng)，基于ARM9系列的S3C2410，使用μC/OS-II內(nèi)核實現(xiàn)了斷電保護系統(tǒng).通過分析掉電保護基本硬件平臺，首先進行基于S3C2410芯片的精簡掉電保護模塊設(shè)計：UART控制模塊、電源模塊、晶震模塊和JTAG電路模塊.然后，進行了斷電保護電路硬件芯片設(shè)計.最后，給出了整體系統(tǒng)軟件程序設(shè)計：等待捕獲方式和μC/OS-II內(nèi)核調(diào)用方式.基于S3C2410芯片和μC/OS-II內(nèi)核的掉電保護系統(tǒng)解決了數(shù)據(jù)中心供電系統(tǒng)中掉電保護的需求，能夠?qū)崟r捕捉到掉電信號并保存系統(tǒng)狀態(tài)，恢復現(xiàn)場數(shù)據(jù).

ARM；掉電保護；UPS

云計算數(shù)據(jù)中心對電源要求較高，突然掉電不僅有可能對電子設(shè)備產(chǎn)生巨大的沖擊，而且可能丟失系統(tǒng)內(nèi)的數(shù)據(jù)，對云存儲會帶來災難性的后果.因此，斷電保護是必要的，一旦電源不能正常供電，瞬時系統(tǒng)信號脈沖將啟動斷電備用裝置，從而保證核心設(shè)備的重要數(shù)據(jù)并保存恢復系統(tǒng)當前狀態(tài)，保證系統(tǒng)的正常運行[1].

本文主要研究了ARM9平臺的S3C2410芯片,并設(shè)計了基于μC/OS-II內(nèi)核的掉電保護系統(tǒng)，能夠為云計算數(shù)據(jù)中心UPS提供更安全穩(wěn)定的供電保護.

1 系統(tǒng)平臺

本系統(tǒng)基于ARM9的S3C2410芯片，并結(jié)合μC/OS-II內(nèi)核構(gòu)建嵌入式平臺的斷電防護.

ARM9系列芯片相比ARM7系列有更高的處理能力，能并行處理數(shù)據(jù)，提高了系統(tǒng)整體性能.外部中斷請求會在外部中斷引腳有效(一般是低電平)，和程序狀態(tài)登記相關(guān)(控制位)設(shè)置為允許處理器響應(yīng)[2].響應(yīng)處理器進入中斷模式后，PC裝入中斷矢量0x00000018.當想要執(zhí)行中斷的位置裝入了中斷入口程序后，就可以在該位置執(zhí)行中斷程序[3].

μC/OS-II 操作系統(tǒng)集成了完整操作系統(tǒng)的功能，可以同時執(zhí)行多任務(wù)處理，實時搶占，任務(wù)時間規(guī)劃等功能，操作系統(tǒng)可以通過判斷任務(wù)優(yōu)先級對任務(wù)隊列中的消息進行處理，具有獨立性、準確性、可擴展性和可移植性等優(yōu)點，方便程序編程實現(xiàn).它可以使各個任務(wù)獨立工作，互不干涉，很容易實現(xiàn)準時而且無誤執(zhí)行，使實時應(yīng)用程序的設(shè)計和擴展變得更容易，使應(yīng)用程序的設(shè)計過程減化[4].

2 掉電保護硬件平臺

掉電電路硬件平臺如圖1所示，整個平臺基于ARM9系列的S3C2410芯片.S3C2410芯片通過總線與SDRAM和NAND FLASH進行數(shù)據(jù)交互，用戶可通過可編程器件將程序?qū)懭刖彺?，S3C2410芯片接入以太網(wǎng)控制器，可以直接通過PHY芯片引出以太網(wǎng)接口.芯片外接可擴展接口，通過輸入輸出擴展接入擴展輸入輸出設(shè)備.S3C2410外部數(shù)據(jù)總線(雙向、32位)支持外部8位、16位、32位的數(shù)據(jù)寬度[5].

圖1 基于S3C2410芯片的硬件平臺

基于ARM9系列的嵌入式硬件斷電保護思想是當系統(tǒng)檢測到掉電數(shù)據(jù)時，由于SDRAM中的數(shù)據(jù)丟失，對掉電數(shù)據(jù)產(chǎn)生實時響應(yīng)，并將SDRAM數(shù)據(jù)寫入到NAND Flash中.

SDRAM：單片機程序為了保證高效快速運行，數(shù)據(jù)加載在SDRAM中.如果遇到單片機掉電，會造成SDRAM中的數(shù)據(jù)丟失，給用戶帶來困擾，因此，在系統(tǒng)掉電后需要將數(shù)據(jù)導入到NAND Flash中.

NAND Flash：其內(nèi)部采用非線性宏觀單元模型，實現(xiàn)了固態(tài)海量存儲器，適合大量數(shù)據(jù)的存儲，通過總線連接SDRAM.其存取數(shù)據(jù)低于SDRAM，但能夠進行掉電保護.

經(jīng)過分析，使用中斷復位控制進行掉電保護信息量小，不利于大規(guī)模文件的掉電保護設(shè)計.因此，我們設(shè)計了基于μC/OS-II內(nèi)核的掉電保護.

3 基于μC/OS-II的掉電保護設(shè)計

3.1 系統(tǒng)模塊設(shè)計

為了保證單片機功能的正常運行，引入斷電保護電路設(shè)計，簡化了系統(tǒng)的功能模塊.S3C2410功能模塊如圖2所示，整個系統(tǒng)由UART控制電路、電源電路、晶震電路、JTAG電路構(gòu)成.

圖2 系統(tǒng)模塊框架

各模塊功能如下：

(1)晶震電路：給整個系統(tǒng)提供時鐘信號.無源晶震精度好，溫漂比較??；有源晶震精度最好，溫漂極小[6-7].該系統(tǒng)選擇有源晶震作為不同頻率的運作速度.

(2)UART控制電路：使用標準的TTL/CMOS邏輯電平(0～5v、0～3.3v、0～2.5v或0～1.8v)表示數(shù)據(jù)，發(fā)送數(shù)據(jù)時，UART接收來自CPU的數(shù)據(jù)；接收數(shù)據(jù)時，UART將數(shù)據(jù)寫入緩沖區(qū)供CPU讀取.

(3)電源電路：該系統(tǒng)使用5V電源，部分外設(shè)使用3.3V電源.為了增加帶斷電保護的電源設(shè)計功能，該系統(tǒng)電源硬件設(shè)計了專門的斷電保護電路.

(4)JTAG接口電路：由1根主復位信號，4根接口線路構(gòu)成.

3.2 斷電保護電路設(shè)計

整個保護電路設(shè)計的思想是當系統(tǒng)在外界失電的情況下，產(chǎn)生掉電信號并記錄系統(tǒng)當前的狀態(tài)，當系統(tǒng)供電正常后，恢復系統(tǒng)原始數(shù)據(jù)并恢復系統(tǒng)當前狀態(tài)，電路如圖3所示.

圖3 電源電路圖

當電源掉電時，該系統(tǒng)可以提供以下功能：①為系統(tǒng)提供預警功能.當供電設(shè)備由于外界因素不能正常供電時，電路回路產(chǎn)生低壓預警信號，LM78M05模塊檢測到該信號，發(fā)出中斷請求信號，開始啟用預備供電回路.②為整個系統(tǒng)掉電提供延時，給用戶一定響應(yīng)時間，減輕對電子器件的傷害.當外界電源中斷時，電路回路通過電容放電，可以延長系統(tǒng)的供電時間，保護系統(tǒng)基本模塊數(shù)據(jù)和狀態(tài).

3.3 斷電保護軟件設(shè)計

基于μC/OS-II系統(tǒng)獲取斷電信息的流程和工作原理是：

(1)利用等待捕獲的方式，主服務(wù)程序通過子進程監(jiān)控系統(tǒng)產(chǎn)生的數(shù)據(jù)，當系統(tǒng)檢測到低電平信號時，設(shè)置掉電標志物，保存系統(tǒng)狀態(tài)信息，讀取關(guān)鍵部件文件信息并保存.

(2)使用系統(tǒng)提供調(diào)用方式，通過函數(shù)調(diào)用捕獲掉電信號.在μC/OS-II中，共有31個系統(tǒng)中斷信號，其中掉電信號為SIGPWR，如果掉電中斷服務(wù)程序中斷服務(wù)無效，中斷服務(wù)和信號通過內(nèi)部信號關(guān)聯(lián)[8].

系統(tǒng)上電時初始化狀態(tài)信息，配置模塊參數(shù)，創(chuàng)建放子進程數(shù)組，存放子進程編號，創(chuàng)建管道文件描述數(shù)組，創(chuàng)建讀取掉電子進程，初始化工作結(jié)束后，工作流程如圖4所示：

(1)掉電進程監(jiān)控到電路中斷信號，管道通信信息告訴主進程判斷中斷信號，主進程實施斷電系統(tǒng)保護程序.

(2)主進程獲取系統(tǒng)函數(shù)調(diào)用值，當監(jiān)測到函數(shù)的特定中斷信號結(jié)果值時，主進程啟動狀態(tài)保護設(shè)置，保存模塊數(shù)據(jù)信息.

圖4 掉電系統(tǒng)軟件算法處理流程

掉電系統(tǒng)軟件保護主要是通過系統(tǒng)函數(shù)調(diào)用和等待捕獲信號的方式檢測掉電信號，對系統(tǒng)提供保護.由于μC/OS-II系統(tǒng)信號機制自身存在的信號丟失的問題，并不能完全保證掉電防護的可靠進行，因此，使用等待捕獲信號的方式對系統(tǒng)的掉電防護提供了進一步的保障.

4 結(jié)束語

基于ARM9的S3C2410芯片的掉電保護系統(tǒng)滿足了云計算數(shù)據(jù)中心中對UPS電源可靠性的要求.本文通過從硬件層和軟件層設(shè)計合理的掉電保護裝置，使得系統(tǒng)在失去外界供電的時候，可以快速捕捉到掉電信號，記錄系統(tǒng)當前的狀態(tài)，當系統(tǒng)供電正常后，恢復系統(tǒng)原始數(shù)據(jù)并恢復系統(tǒng)當前狀態(tài).通過軟件系統(tǒng)的優(yōu)化，使得掉電信號的監(jiān)測更加可靠，解決了傳統(tǒng)通過系統(tǒng)內(nèi)核函數(shù)調(diào)用信號丟失的問題，基于ARM的單片機掉電保護系統(tǒng)在數(shù)據(jù)中心電源系統(tǒng)中有很強的實用價值.

[1]張茂.基于51單片機的路燈照明系統(tǒng)定時器的設(shè)計[J].中國照明電器,2014(12).

[2]彭麗霞.一種實用的電源監(jiān)測儀設(shè)計[J].機電一體化,2012(09).

[3]李明明,王全忠,郭偉,鄭永瑞.一種NOR FLASH控制器驗證平臺的研究[J].現(xiàn)代電子技術(shù),2015(10).

[4]陳超文,彭國杰,王憶文,李輝.基于PLB總線的NOR FLASH控制器設(shè)計[J].微電子學與計算機,2014(05).

[5]JING-HU L,,XING-BAO Z,MING-YAN Y.A1.2-V Piecewise Curvature-Corrected Bandgap Referencein0.5μm CMOS Process[C]//Very Large Scale Integration (VLSI) Systems,IEEE Transactions on，2011.

[6]Bendali,A.,Audet,Y.A 1-V CMOS Current Reference With Temperature and Process Compensation[C]//Circuits and Systems I:Regular Papers,IEEE Transactions on，2007.

[7]Eyee Hyun Nam,Bryan Suk JoonKim,HyeonsangEom,SangLyulMin.Ozone:An Out-of-Order Flash Memory Controller Architecture[C]//IEEE Transactions on Computers，2011.

[8]HildermanV,Baghi T.Avionics certification:a complete guide to DO-178B and DO-254 (hardware)[M]//Digital Arionics Handbook，2007.

(責任編輯:王前)

Power-fail Protection System Based on S3C2410 Chip Design

ZHOU Wei,SONG Qi-xiang

(SUZHOUUniversity,SUZHOU,Anhui234000,China)

In order to ensure the system run normally, the uC/OS- II kernel power-fail protection system was designed by using S3C2410 based on ARM9. Basic hardware platform based on the analysis of power-fail protection was analyzed. Based on S3C2410 chip and uC/OS-II kernel power-fail protect -ion system, it can satisfy the data center of power-fail protection demand of power supply system. At the same time, it can capture the real-time electrical signal and save the system state, restore the scene data.

ARM; Power-fail protection; UPS

10.13877/j.cnki.cn22-1284.2016.08.006

2016-06-23

2014年省級質(zhì)量工程教學研究重點項目(2014jyxm380);2014年宿州學院一般科研項目(2014yyb05)

周瑋，女，湖南永順人，教師.

TP31.2

A

1008-7974(2016)04-0020-03