劉永進(jìn)

(中國(guó)電子科技集團(tuán)公司第四十五研究所，北京101601)

電化學(xué)沉積設(shè)備在集成電路制造中的應(yīng)用及發(fā)展現(xiàn)狀

劉永進(jìn)

(中國(guó)電子科技集團(tuán)公司第四十五研究所，北京101601)

根據(jù)集成電路發(fā)展的趨勢(shì)，分析了電化學(xué)沉積設(shè)備在集成電路行業(yè)的應(yīng)用。通過及國(guó)外各主流設(shè)備的特點(diǎn)及國(guó)內(nèi)設(shè)備的現(xiàn)狀闡述，指出了國(guó)內(nèi)在電化學(xué)沉積設(shè)備及技術(shù)方面，與國(guó)外水平存在巨大的差距。

電化學(xué)沉積；集成電路；應(yīng)用

集成電路向“高集成度、高可靠性、高速率、低功耗”發(fā)展，制造工藝不斷變革。

（1）隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路線條更加微細(xì)化，微結(jié)構(gòu)尺寸小，僅有0.1～1 μm，而銅的電阻率比鋁小，抗電遷移能力比鋁好、擴(kuò)散迅速，130 nm及以下集成電路工藝均應(yīng)采用銅互聯(lián)工藝[1]。

（2）集成電路封裝向圓片級(jí)封裝（WLP）和三維疊層封裝（3D）等先進(jìn)封裝方向發(fā)展，而凸點(diǎn)（Bump）、重分布層（RDL）、硅通孔（TSV）等均為先進(jìn)封裝的關(guān)鍵工藝技術(shù)[2]。

1　設(shè)備應(yīng)用

半導(dǎo)體晶圓電化學(xué)沉積（Electrical ChemicalDeposition，簡(jiǎn)稱ECD）設(shè)備是半導(dǎo)體技術(shù)進(jìn)入130nm技術(shù)節(jié)點(diǎn)芯片制備和集成電路圓片級(jí)封裝（Wafer Level Package，簡(jiǎn)稱WLP）、三維疊層封裝（3D）所必需的工藝設(shè)備，主要用于集成電路芯片制作中的大馬士革銅互連工藝和晶圓封裝工藝中微凸點(diǎn)（Bumping）制作、銅重分布層（RDL）、硅通孔（Through Silicone Vie，簡(jiǎn)稱TSV）填充等，是集成電路制造的關(guān)鍵工藝設(shè)備。

圖1　集成電路銅互聯(lián)

（1）銅互連工藝流程如圖3所示，晶圓級(jí)電化學(xué)薄膜沉積（ECD）設(shè)備是完成銅互聯(lián)銅填充工藝的關(guān)鍵設(shè)備。

（2）隨著封裝結(jié)構(gòu)尺寸的縮小和對(duì)尺寸一致性要求的提高，印刷等工藝無法滿足使用要求，而蒸鍍、濺射等由于工藝時(shí)間太長(zhǎng)、材料利用率低等問題也不適用于此類應(yīng)用，這些工藝均主要通過電化學(xué)沉積（ECD）實(shí)現(xiàn)。先進(jìn)封裝流程圖如圖4所示，電化學(xué)沉積（ECD）是集成電路先進(jìn)封裝的關(guān)鍵工藝設(shè)備。

圖2　3D IC模型及關(guān)鍵技術(shù)

圖3　銅互連工藝流程

圖4　C2C堆疊工藝流程

2　國(guó)內(nèi)外設(shè)備及技術(shù)現(xiàn)狀

（1） 國(guó)外主流銅互連 ECD設(shè)備主要有Lam/Novellous生產(chǎn)的Sabre NexT、AMAT生產(chǎn)的SlimCell、AMAT/Semitool生產(chǎn)的Raider GT，單臺(tái)售價(jià)均超過400萬美元。其中Slimcell在AMAT收購(gòu)Semitool后就已經(jīng)停產(chǎn)，只在部分Fab廠中還有使用，而Semitool后來開發(fā)的Raider GT市場(chǎng)認(rèn)可程度不高，LAM的設(shè)備通過干接觸點(diǎn)技術(shù)實(shí)現(xiàn)了對(duì)晶圓均勻性特別是晶圓邊緣缺陷的控制。

圖5　Sabre NexT（Lam/Novellous）

（2）國(guó)外主流封裝ECD設(shè)備主要有三種，AMAT/Semitool生產(chǎn)的 Raider S、Tel/Nexx生產(chǎn)的Stratus、Lam/Novellous生產(chǎn)的Sabre 3D，單臺(tái)售價(jià)均超過2 000萬人民幣。其中，Raider S采用水平噴泉方式并對(duì)同一晶圓使用多個(gè)陽極獨(dú)立控制，能夠滿足微凸點(diǎn)和TSV制作的工藝需要，市場(chǎng)占有率最高；Stratus由于其占用凈化間空間少以及產(chǎn)能高的優(yōu)點(diǎn)，尤其受許多封裝廠歡迎，目前主要用于微凸點(diǎn)及銅重分布層的生產(chǎn)；Lam/Novellous看到了先進(jìn)封裝行業(yè)未來市場(chǎng)的發(fā)展前景，新開發(fā)了Sabre 3D用于封裝行業(yè)。

圖6　SlimCell(AMAT，已停產(chǎn))

圖7　Raider GT（AMAT/Semitool）

圖8　Raider S(AMAT/Semitool)

圖9　Stratus（Tel/Nexx）

圖10　Sabre 3D（Lam/Novellous）

（3）國(guó)內(nèi)設(shè)備方面，少數(shù)幾家單位擁有針對(duì)150 mm（6英寸）及以下尺寸晶圓的較成熟設(shè)備應(yīng)用，但目前還主要集中于MEMS、MMIC、激光LD等芯片的應(yīng)用，而針對(duì)200～300 mm（8～12英寸）集成電路應(yīng)用的ECD設(shè)備還在開發(fā)當(dāng)中。國(guó)家科技重大專項(xiàng)也多次支持國(guó)內(nèi)相關(guān)企業(yè)進(jìn)行設(shè)備研發(fā)，但是由于設(shè)備研發(fā)難度大，尤其集成電路行業(yè)對(duì)于高可靠性、高產(chǎn)能的高門檻，使得國(guó)內(nèi)ECD設(shè)備均沒有在大尺寸集成電路產(chǎn)線得到應(yīng)用。

3　結(jié)　論

集成電路向“高集成度、高可靠性、高速率、低功耗”發(fā)展，制造工藝不斷變革。半導(dǎo)體晶圓電化學(xué)沉積設(shè)備是半導(dǎo)體技術(shù)進(jìn)入130 nm技術(shù)節(jié)點(diǎn)芯片制備和集成電路圓片級(jí)封裝、三維疊層封裝所必需的工藝設(shè)備，主要用于集成電路芯片制作中的大馬士革銅互聯(lián)工藝和晶圓封裝工藝中微凸點(diǎn)制作、銅重分布層、硅通孔填充等，是集成電路制造的關(guān)鍵工藝設(shè)備。目前由于設(shè)備研發(fā)難度大，尤其集成電路行業(yè)對(duì)于高可靠性、高產(chǎn)能的高門檻，使得國(guó)內(nèi)ECD設(shè)備均沒有在大尺寸集成電路產(chǎn)線得到應(yīng)用。

[1]陳智濤，李瑞偉.集成電路片內(nèi)銅互連技術(shù)的發(fā)展[J].微電子學(xué)，2001，31(4)：239-241.

[2]鄧丹，吳豐順，周龍?jiān)?，?3D封裝及其最新研究進(jìn)展[J].微納電子技術(shù)，2010，47(7)：443-450.

Applications in IC Manufacturing and Development Status of Electrical Chemical Deposition System

LIU Yongjin
(The 45th Research Institute of CETC，Beijing，101601)

Based on the trend of IC development，this paper analysis the applications of electrical chemical deposition system in IC chip fabrication and advanced packaging.Also，this paper describes the technical feature of foreign equipment，and points out that there is a huge gap between domestic technology and foreign countries.

Electrical chemical deposition；Integrated circuit；Applications

2016-10-27

TN304.5

A

1004-4507(2016)11-0004-04