?

低能耗、高質(zhì)量的汽車半導(dǎo)體技術(shù)

低能耗、高操作性能、高質(zhì)量的汽車電子技術(shù)需要采用好的工程方法（使用精確的模型APL、CMM等）來實現(xiàn)。動態(tài)壓降影響產(chǎn)品的耗能量、實時性以及可靠性。因此，新設(shè)計的產(chǎn)品是否能夠正確判斷電壓突變的點并確定適當(dāng)?shù)挠嬎銋?shù)，關(guān)鍵是其模型的準(zhǔn)確度。研究了英飛凌公司對半導(dǎo)體精度的要求，基于絕對電壓水平建立了動態(tài)電壓降的蝕刻流程，該流程影響傳輸數(shù)據(jù)的完整性、實時性和對信號噪聲的抗干擾性，分析如何對不同可靠性問題進行檢查和修復(fù)。

靜態(tài)電壓降基于平均電流，取決于所設(shè)計的開關(guān)狀態(tài)。而動態(tài)電壓降基于瞬時電流，依賴于向量算法。動態(tài)電壓降的分析可用于評估大量電路同時接通導(dǎo)致峰值電流所引起的電壓降。

在評估影響動態(tài)和靜態(tài)電壓降的信號時，應(yīng)區(qū)分信號切換和信號靜態(tài)兩種情況。電壓降導(dǎo)致轉(zhuǎn)換延遲和轉(zhuǎn)換速率變化，最終使硅芯片性能降低，甚至失效。噪聲不僅可以通過芯片在空間上傳播，而且隨時間不斷變化，降低信號噪聲幅值更易導(dǎo)致芯片發(fā)生故障，同時增加失效的概率。電源噪聲傳輸至信號線路會導(dǎo)致故障。

高精度定義動態(tài)電壓降，會使設(shè)計風(fēng)險和成本降到最低，更關(guān)鍵的是確保設(shè)計產(chǎn)品的可靠性。創(chuàng)建了Silicon和Spice模擬算法相關(guān)的參考系統(tǒng)。

（1）Silicon的相關(guān)性。使用專門設(shè)計的傳感元件（SE）實現(xiàn)Silicon相關(guān)設(shè)計，其包括兩個放大器，分別對VDD和VSS干線的電壓進行抽樣，并在觸發(fā)脈沖輸入的上升邊沿將動態(tài)干線電壓VDD/ VSS與外部參考電壓VDD_ref/ VSS_ref相比較。由行和列輸出的信號選擇傳感器。傳感器、晶體管和電容式放大器共同組成低通濾波器，其中輸入信號由傳感器接收，可防止由高頻電壓峰值下降波形導(dǎo)致模型的不準(zhǔn)確重建。

（2）Spice的相關(guān)性。其與Silicon的相關(guān)性類似。將設(shè)計與Spice模擬相結(jié)合。用Spice模擬算法計算單一元素（模型），并根據(jù)其進行半導(dǎo)體芯片的設(shè)計。Spice模擬算法是最為普遍的電路級模擬程序，由美國加州Berkeley大學(xué)開發(fā)。

網(wǎng)址：http://dx.doi.org/10.1145/ 2744769.2747909

作者：Ajay Kashyap et al

編譯：朱會