高璐　姜玉萍　趙高鵬　李寶順

摘要：分頻是指將一單一頻率信號的頻率降低為原來的1/N，叫N分頻。分頻電路在計數(shù)器的應(yīng)用中有重要作用，為解決某些設(shè)備的數(shù)字輸入端口無法接收高頻率信號，設(shè)計分頻電路將高頻信號降低到設(shè)備可接收的頻率范圍之內(nèi)，進而進行數(shù)據(jù)處理。通過電路設(shè)計開發(fā)，實驗調(diào)試，實現(xiàn)對高頻脈沖信號穩(wěn)定精準計數(shù)，最終在ABB變頻器脈沖輸入通道得到有效應(yīng)用。

關(guān)鍵詞：工業(yè)控制 信號采集 高速計數(shù) 分頻電路

中圖分類號：TP274. 2 文獻標識碼：A 文章編號：1007-9416（2016）09-0085-01

在汽車檢測中需要記錄汽車行駛的公里數(shù)，電力式測功機通過記錄編碼器反饋的Z脈沖信號，對滾筒的旋轉(zhuǎn)圈數(shù)進行計數(shù)，從而換算成汽車行駛里程。

有些變頻器，例如國產(chǎn)匯川變頻器，具有高速脈沖輸入通道，可對編碼器反饋的信號直接接收，進而換算成公里數(shù)，最高輸入頻率可達100KHz；有些變頻器，例如ABB變頻器，對高速脈沖無法計數(shù)。因此需要對脈沖編碼器反饋信號進行分頻，使其脈沖頻率在普通計數(shù)通道范圍之內(nèi)，以便計數(shù)，由此設(shè)計分頻器。

輸入脈沖經(jīng)過N分頻，使得頻率降低N分之一，從而在普通計數(shù)通道也可以對脈沖進行精確的計數(shù)。汽車帶動滾筒旋轉(zhuǎn)，通過對滾筒旋轉(zhuǎn)的圈數(shù)計數(shù)，實現(xiàn)記錄汽車行駛公里數(shù)的功能。

1 問題的提出

在檢測汽車行駛公里數(shù)的過程中，以額定轉(zhuǎn)速為2900r/min，帶600rpm編碼器的電機為例，編碼器A相（電機轉(zhuǎn)一圈編碼器產(chǎn)生600脈沖）脈沖頻率為2900*600/60=29KHz，Z相（電機轉(zhuǎn)一圈編碼器產(chǎn)生1個脈沖）脈沖頻率為2900/60=48Hz。

匯川變頻器具有高速計數(shù)輸入通道，最高可達100KHz，滿足脈沖計數(shù)的速度要求；ABB變頻器不具有高速計數(shù)通道，即使以編碼器Z相脈沖輸入，經(jīng)計數(shù)通道，所采集信號的穩(wěn)定性與可靠性均達不到指標要求。因此，對于ABB變頻器，需要對Z脈沖進行分頻。

2 電路設(shè)計及信號分析

根據(jù)問題分析設(shè)計電路圖主要包含以下部分：穩(wěn)壓隔離電源的設(shè)計、光電隔離放大器的設(shè)計、信號濾波的設(shè)計以及分頻計數(shù)輸出的設(shè)計。

設(shè)計穩(wěn)壓隔離電源選用B2424S-2W芯片，可以直接采用變頻器本身的24V電源，經(jīng)過隔離，去除干擾信號。光電隔離放大器的作用是隔離輸入輸出信號，減少干擾，同時對輸入信號起放大作用。

濾波電路設(shè)計如圖1所示，輸入信號在LM385電壓跟隨器的作用下放大電流，二極管4148起快速放電作用，使電容快速放電，通過RC濾波電路使信號趨于平穩(wěn)，去除干擾信號。

濾波效果如圖2、圖3所示。圖2為濾波之前信號波形，明顯為三角鋸齒波，變頻器可能會遺失信號，導(dǎo)致計數(shù)錯誤。經(jīng)過濾波電路之后，形成的波形如圖四所示，波形為方波，信號平穩(wěn)，能夠穩(wěn)定并且準確地傳輸?shù)椒诸l電路中。

分頻電路設(shè)計如圖4所示，采用芯片CD4520進行分頻，撥碼開關(guān)HAM-40H通過選擇不同的通道，可以輸出不同的分頻倍數(shù)，可進行二分頻，四分頻，八分頻等。引腳11為脈沖輸出端，通過輸出端接到變頻器輸入端口，可以實現(xiàn)穩(wěn)定計數(shù)功能。

3 結(jié)語

分頻計數(shù)電路是電路設(shè)計的基本電路。通過設(shè)計分頻計數(shù)器，實現(xiàn)工業(yè)控制要求，使編碼器能夠順利采集脈沖信號，從而轉(zhuǎn)化為公里數(shù)，達到國家汽車檢測標準。經(jīng)過制板調(diào)試，最終使分頻電路穩(wěn)定工作，實現(xiàn)分頻，在汽車檢測線上得到廣泛應(yīng)用。

參考文獻

[1]鄧玉元，吳瓊.數(shù)字電路中等占空比分頻器的實現(xiàn)[J].現(xiàn)代電子技術(shù)，2006，（2）4：25-26.

[2]詹海挺.小數(shù)分頻器的研究與設(shè)計[D]杭州電子科技大學(xué)，2012.

[3]林海波.基于VHDL的半整數(shù)分頻器的設(shè)計[J].電子與封裝，2005，（29）：38-40.

[4]王春旭，周曉平，王黎黎.基于FPGA的verilog HDL語言設(shè)計優(yōu)化[J].電子元器件應(yīng)用，2008，（11）：45-47.