李桃

（山西工商學(xué)院計(jì)算機(jī)信息工程學(xué)院，山西太原030006）

基于Multisim仿真軟件的組合邏輯電路的設(shè)計(jì)

李桃

（山西工商學(xué)院計(jì)算機(jī)信息工程學(xué)院，山西太原030006）

組合邏輯電路的設(shè)計(jì)是數(shù)字電子技術(shù)中的重要內(nèi)容，很多研究只介紹采用分立元件、門電路等設(shè)計(jì)組合邏輯電路。通過結(jié)合教學(xué)經(jīng)驗(yàn)和實(shí)踐經(jīng)驗(yàn)，在此研究的基礎(chǔ)上，提出了用中規(guī)模集成電路設(shè)計(jì)三人表決的原理電路，對(duì)幾種設(shè)計(jì)方法進(jìn)行比較，并且分別采用Multism仿真軟件驗(yàn)證邏輯電路。學(xué)生通過設(shè)計(jì)過程不僅可以進(jìn)一步理解基本理論知識(shí)，還能提高分析問題、解決問題的能力，提高創(chuàng)新實(shí)踐能力。

組合邏輯電路；三人表決器；譯碼器；數(shù)據(jù)選擇器

引言

隨著計(jì)算機(jī)科學(xué)與通信技術(shù)水平突飛猛進(jìn)的發(fā)展，當(dāng)今社會(huì)已進(jìn)入到了數(shù)字化時(shí)代，在生活生產(chǎn)等領(lǐng)域數(shù)字技術(shù)的影響無處不在，而數(shù)字技術(shù)是建立在數(shù)字信號(hào)與數(shù)字電路基礎(chǔ)上的。數(shù)字信號(hào)是指在時(shí)間上、數(shù)值上都是離散的信號(hào)，該信號(hào)常用抽象出來的1和0表示，對(duì)于數(shù)字信號(hào)1和0，可以用開關(guān)的斷開和閉合表示，也可用電位的高和低表示［1］。數(shù)字電路是用來處理數(shù)字信號(hào)的電子線路，進(jìn)行數(shù)字信號(hào)的產(chǎn)生、變換、傳輸、寄存和控制等，結(jié)構(gòu)簡(jiǎn)單、工作速度快、精度快、功能強(qiáng)、可靠性好、功耗小，便于集成化和系列化，使用方便。數(shù)字電子技術(shù)主要研究各種邏輯門電路、中小規(guī)模集成器件的功能及應(yīng)用，組合邏輯電路和時(shí)序電路的分析和設(shè)計(jì)、集成芯片各腳功能。

數(shù)字電路涉及的元器件種類很多，功能各不相同，對(duì)于某種功能電路的設(shè)計(jì)方法不唯一，學(xué)生要根據(jù)題目要求、實(shí)驗(yàn)室條件，選擇合適的元器件，設(shè)計(jì)出最合理、最簡(jiǎn)單的數(shù)字電路。數(shù)字電子技術(shù)實(shí)訓(xùn)課的目的就是讓學(xué)生通過操作進(jìn)一步加深理解基本理論知識(shí)，學(xué)會(huì)如何選擇器件，設(shè)計(jì)出滿足功能要求的邏輯電路，提高學(xué)生分析問題、解決問題的能力。

1 組合邏輯的設(shè)計(jì)

《組合邏輯電路的設(shè)計(jì)》是數(shù)字電子技術(shù)課程的重要組成部分，通過組合邏輯電路設(shè)計(jì)的學(xué)習(xí)，學(xué)生要掌握學(xué)習(xí)組合邏輯電路的設(shè)計(jì)方法，會(huì)通過仿真軟件實(shí)現(xiàn)所設(shè)計(jì)電路功能的驗(yàn)證。

所謂組合邏輯電路的設(shè)計(jì)就是根據(jù)實(shí)際工程的邏輯功能要求，設(shè)計(jì)出實(shí)現(xiàn)該要求的邏輯電路［2］。一般組合邏輯電路的設(shè)計(jì)步驟如下：

1）分析實(shí)際工程要求，設(shè)定輸入、輸出變量，進(jìn)行邏輯賦值。

在實(shí)際中，先將實(shí)際工程進(jìn)行邏輯抽象，一般把事件的起因作為輸入變量，事件的結(jié)果作為輸出變量，然后將二進(jìn)制中0和1兩種狀態(tài)進(jìn)行邏輯賦值，此為組合邏輯電路設(shè)計(jì)最關(guān)鍵一步。

2）根據(jù)邏輯功能要求列出真值表。

3）根據(jù)真值表寫出邏輯表達(dá)式。

根據(jù)真值表寫出邏輯表達(dá)式的方法是：觀察真值表，輸出函數(shù)值為1則對(duì)應(yīng)一項(xiàng)乘積項(xiàng)，此乘積項(xiàng)對(duì)應(yīng)的輸入變量取值為1時(shí)取原變量，輸入變量取值為0時(shí)取反變量，寫出該乘積項(xiàng)。把所有輸出函數(shù)值為1的乘積項(xiàng)相加，即可得到函數(shù)邏輯表達(dá)式。

4）選擇器件，適當(dāng)化簡(jiǎn)邏輯表達(dá)式。

5）畫出邏輯電路圖。

組合邏輯電路設(shè)計(jì)步驟如圖1所示。

圖1 組合邏輯電路設(shè)計(jì)步驟圖

2 組合邏輯電路設(shè)計(jì)的應(yīng)用——三人表決器的設(shè)計(jì)

三人表決器設(shè)計(jì)是典型的組合邏輯電路的設(shè)計(jì)。最近幾年，國內(nèi)的選秀節(jié)目層出不窮，從“中國達(dá)人秀”、“笑傲江湖”到“出彩中國人”，這些選秀節(jié)目具有共同的特點(diǎn)，即當(dāng)選手表演完后，三個(gè)評(píng)委要對(duì)選手的表演進(jìn)行表決，做出決議。每個(gè)評(píng)委同意選手的表演，就給出決議“YES”，反之給出“NO”，當(dāng)有兩個(gè)或兩個(gè)以上的評(píng)委均給出意見“YES”，選手成功晉級(jí)。為此，三人表決器的設(shè)計(jì)即可解決評(píng)委表決的問題，設(shè)計(jì)過程如下：

1）根據(jù)題意邏輯抽象，三個(gè)評(píng)委的意見作為輸入變量，選手是否晉級(jí)作為輸出變量。設(shè)A，B，C為3個(gè)評(píng)委，經(jīng)過邏輯賦值，同意用1表示，不同意用0表示；

2）真值表見表1。

表1 三人表決器真值表

（3）由真值表寫邏輯表達(dá)式：

（4）化簡(jiǎn)變換：

（5）畫出邏輯圖，如圖2所示：

圖2 三人表決器邏輯電路圖

3 Multisim 10仿真軟件驗(yàn)證電路

Multisim10是電路仿真軟件和電路分析軟件，專用于原理圖捕獲、交互式仿真、電路板設(shè)計(jì)和集成測(cè)試［3］。三人表決器電路仿真結(jié)果如圖3所示。

圖3 三人表決器電路仿真圖

4 用中規(guī)模集成電路設(shè)計(jì)

在數(shù)字電子技術(shù)中，組合邏輯電路的設(shè)計(jì)方法有多種。常用的中規(guī)模集成電路有編碼器、譯碼器、加法器、數(shù)據(jù)選擇器等［4］，用這些器件可以簡(jiǎn)單方便地設(shè)計(jì)出所需要功能的電路。

4.1 用譯碼器設(shè)計(jì)三人表決器

譯碼器是“翻譯”二進(jìn)制代碼的邏輯電路，它可輸入n位二進(jìn)制代碼，有個(gè)輸出信號(hào)。74LS138是一種常用的二進(jìn)制譯碼器。有3個(gè)輸入端A、B、C接受二進(jìn)制編碼，輸出端Y0～Y7共8條譯碼輸出線。三人表決器有3個(gè)輸入變量，74LS138即可以實(shí)現(xiàn)該功能。所以74ls138譯碼器的輸出過程中，電路的輸出端除了需要譯碼器外，還需要一個(gè)四輸入的與非門，這里采用74ls20與非門。Multisim電路仿真結(jié)果如下頁圖4所示。

圖4 基于74ls138譯碼器的邏輯電路圖

4.2 用數(shù)據(jù)選擇器設(shè)計(jì)三人表決器

數(shù)據(jù)選擇器的基本邏輯功能是：在n個(gè)選擇信號(hào)控制下，可以從各輸入數(shù)據(jù)中選擇一個(gè)作為輸出。74ls151是8選1數(shù)據(jù)選擇器，輸入變量A，B，C作為數(shù)據(jù)選擇器的地址輸入端，輸出變量Y作為數(shù)據(jù)選擇器的輸出端。所以對(duì)于邏輯表達(dá)式中出現(xiàn)最小項(xiàng)的對(duì)應(yīng)數(shù)據(jù)輸入端接1，沒有出現(xiàn)最小項(xiàng)對(duì)應(yīng)數(shù)據(jù)輸入端接0，即D3=D5=D6=D7=1，D0=D1=D2=D4=0。Multisim電路仿真結(jié)果如圖5。

圖5 基于74ls151數(shù)據(jù)選擇器的邏輯電路圖

上述三種方法均可以設(shè)計(jì)三人表決器，利用門電路設(shè)計(jì)的方法電路形式復(fù)雜，設(shè)計(jì)靈活，但是需要的芯片的個(gè)數(shù)多，可靠性低，電路成本低。利用中規(guī)模集成電路的方法設(shè)計(jì)所需要芯片少，成本低，體積小，可靠性高。

5 結(jié)語

組合邏輯電路在數(shù)字電子技術(shù)中的應(yīng)用廣泛，文中先介紹了組合邏輯電路設(shè)計(jì)的步驟，然后以三人表決器遵循少數(shù)服從多數(shù)原則為例，分別用集成與非門74LS00，74ls10中規(guī)模組合邏輯器件74LS138譯碼器、數(shù)據(jù)選擇器74LS151設(shè)計(jì)了三人表決器。對(duì)于每種設(shè)計(jì)方法，均采用Multisim軟件為電路的設(shè)計(jì)進(jìn)行仿真驗(yàn)證，為結(jié)果的得出提供了強(qiáng)有力的證據(jù)和虛擬平臺(tái)。

［1］陳潔，陳宇寧.組合邏輯電路的設(shè)計(jì)與仿真［J］.信息科技及現(xiàn)代服務(wù)，2006（8）:182-183.

［2］李小珉.電子技術(shù)基礎(chǔ)［M］.北京:電子工業(yè)出版社，2013.

［3］丁業(yè)兵.基于Multisim的組合邏輯電路設(shè)計(jì)與仿真［J］.價(jià)值工程，2013（5）:63-64.

［4］李飛.數(shù)字電子技術(shù)基礎(chǔ)［M］.北京:清華大學(xué)出版社，2011.

（編輯：賈娟）

Design Multisim Simulation Software Basedon Combinational Logic Circuit

Li Tao
（Shanxi Institute of Business and Computer Information Engineering College，Taiyuan Shanxi030006）

The design of combinational logic circuits is an important part of the digital electronic technology.Many researches are based on the design of combinational logic circuits，such as discrete components，gate circuits and so on.In this paper，the author also puts forward the medium scale integrated circuit design principle of three voting circuit，carries on the comparison to several design methods，and respectively by using Multism simulation software validation logic circuit based on his experience of teaching and the basis of this research.Students can not only understand the basic theoretical knowledge through the design process，but also improve the ability to analyze and solve problems，improve the ability of innovation and practice.

combinational logic circuit；three people vote；decoder；data selector

10.16525/j.cnki.14-1362/n.2016.14.41

TP391

A

2095-0748（2016）14-0087-04

2016-06-06

李桃（1985—），女，山西永和縣人，助教，研究方向：電子與通信工程。