馬龍俊, 張小龍， 林長川

(集美大學 航海學院， 福建 廈門 361021)

基于ARM的B類AIS基帶信號處理

馬龍俊, 張小龍， 林長川

(集美大學 航海學院， 福建 廈門 361021)

采用CMX7042調(diào)制解調(diào)芯片，結(jié)合嵌入式微處理器(Advanced RISC Machines,ARM)技術(shù)，對B類船舶自動識別系統(tǒng)(Automatic Identification System,AIS)載波偵測時分多址(Carrier-Sense Time Division Multiple Access,CSTDMA)通信方式的基帶信號接收和打包及數(shù)據(jù)傳輸進行軟硬件設計。實際測試結(jié)果表明:所設計的軟硬件的數(shù)據(jù)接收和傳輸符合設計要求，對B類AIS進行的開發(fā)和研究具有實際參考價值。

船舶工程;船舶自動識別系統(tǒng)；基帶信號；嵌入式；CMX7042芯片

Abstract: An embedded class B Automatic Identification System(AIS) baseband signal processor with Carrier-Sense Time Division Multiple Access(CSTDMA) based on CMX7042 modem chip and Advanced RISC Machines(ARM) is designed for receiving/transmitting the message and packaging/unpacking the data. The hardware and software design and their implementation are described. The test results are presented, which proves that the design is good for its purpose.

Keywords: ship engineering; AIS; baseband signal; embedded; CMX7042 chip

為增強對目標船舶的識別能力、防止與他船發(fā)生碰撞，越來越多的船舶開始配備船舶自動識別系統(tǒng)(Automatic Identification System，AIS)。此外，海事管理部門通過船舶與岸臺間AIS信息的交換，不僅能完成對所管轄水域內(nèi)所有安裝AIS船舶的監(jiān)管，還能更好地提高其海上搜救能力。

內(nèi)河航行的中小型船舶主要選用B類AIS設備，其有自組織時分多址(Self-Organizing Time Division Multiple Access，SOTDMA)和載波偵測時分多址(Carrier-Sense Time Division Multiple Access，CSTDMA)兩種通信方式。雖然AIS在我國已較為普及，但技術(shù)還不成熟、穩(wěn)定性不高,很多產(chǎn)品還是采用國外的技術(shù)。對此,開展AIS基帶信號的相關(guān)研究，并針對實際應用需求對B類AIS的CSTDMA基帶收發(fā)信機進行設計。[1]

目前大多數(shù)AIS都將單片機作為主控制器，存在處理速度慢、性能不穩(wěn)定等缺點。而嵌入式微處理器(Advanced RISC Machines, ARM)具有性能高、成本低和易升級等優(yōu)點,逐漸成為各類通信設備的主控制器，可為信息數(shù)據(jù)采集與傳輸技術(shù)的發(fā)展和應用提供更為優(yōu)質(zhì)的硬件條件。[2]因此，對基于ARM的B類AIS基帶信號處理進行研究具有實際意義和應用價值。

1 B類AIS基帶信號工作原理

B類AIS工作在甚高頻(Very High Frequency, VHF)頻段，在161.975 MHz和162.025 MHz頻道上采用CSTDMA協(xié)議進行船舶間通信;系統(tǒng)采用開放系統(tǒng)互連(Open System Interconnection，OSI)模型，無線傳輸帶寬為0.025 MHz;基帶信號采用高斯濾波最小頻移鍵控(Gaussian Filtered Minimum Shift Keying，GMSK)調(diào)制解調(diào)。[3]采用通信鏈路控制規(guī)程(High-level Data Link Control，HDLC)，數(shù)據(jù)編碼為翻轉(zhuǎn)不歸零制(Non Return to Zero, Inverted，NRZI)方式，傳輸速率為9 600 Bite/s。[4]

1.1CSTDMA通信協(xié)議

CSTDMA協(xié)議是時分多址(Time Division Multiple Access，TDMA) 協(xié)議的一種，最關(guān)鍵的技術(shù)是載波監(jiān)聽技術(shù)和特殊的時隙接入算法。CSTDMA數(shù)據(jù)傳輸時序見圖1。

圖1 CSTDMA數(shù)據(jù)傳輸時序

AIS采用幀的概念，每幀1 min;將該幀劃分為2 250個時隙，每個時隙26.67 ms。由圖1可知,開始緩沖的時隙范圍為T0～TB，其中:載波監(jiān)聽的時隙范圍為T0～TA;功率爬坡的時隙范圍為TA～TB。T0代表一個時隙時間分配開始;TA代表功率爬坡開始，時間為2.083 ms;TB代表發(fā)送訓練序列開始，時間為2.396 ms;TC代表發(fā)送起始標志，時間為4.896 ms;TD代表報文數(shù)據(jù)發(fā)送開始，時間為5.729 ms;TE代表結(jié)束緩沖開始，時間為25.729 ms;TF代表功率滑坡開始，時間為26.042 ms;TG代表當前傳輸時隙結(jié)束，時間為26.67 ms。1.1.1載波監(jiān)聽載波監(jiān)聽解決B類AIS臺站發(fā)射時隙與A類AIS臺站或岸臺發(fā)射時隙的沖突。根據(jù)IEC 62287協(xié)議的要求,在B類報文發(fā)射前要先進行載波監(jiān)聽，確定該時隙所在的信道是空閑的。T0開始后的833～1 979 μs中的1 146 μs為CSTDMA的載波監(jiān)聽窗的寬度。載波監(jiān)聽時序見圖2。

圖2 載波監(jiān)聽時序

1.1.2時隙接入算法

CSTDMA采用預定傳輸接入算法作為時隙接入?yún)f(xié)議。接入算法由接入?yún)?shù)(見表1)決定。

表1 CSTDMA時隙接入?yún)?shù)

(1)TRI由對地航速決定，即當對地航速VSOG>2 n mile/h時，TRI為30 s；當對地航速VSOG≤2 n mile/h時，TRI為3 min。若收到詢問15號報文消息，則先對該消息進行應答；若沒有收到15號報文消息，則可在報告間隔內(nèi)傳輸18號報文消息及24A和24B船舶靜態(tài)數(shù)據(jù)消息。

(2)TNTT為由TRI定義的用于傳輸?shù)臉朔Q時隙周期,是在[0+0.5TTI，2 249-0.5TTI]內(nèi)隨機選擇的時隙。

(3) 設定TNTT為中心，在其左右兩側(cè)各取0.5TTI，從而限定CP的取值范圍。

(4) 在[TNTT-0.5TTI，TNTT+0.5TTI]內(nèi)隨機產(chǎn)生10個發(fā)送候選時隙。根據(jù)IEC 62287-1標準，CSTDMA僅允許發(fā)送與安全相關(guān)的文字消息，消息長度不能超過1個時隙，尋址報文最長96 Bite，廣播報文最長128 Bite，不能自動回復。

在(0+0.5TTI)～(2 249-0.5TTI)時隙內(nèi)隨機產(chǎn)生一個TNTT，以TNTT為中心,左右各0.5TTI內(nèi)隨機產(chǎn)生10個候選時隙，將這些時隙按從小到大的順序排列。每個時隙都要監(jiān)聽信道是否有信息接收，從第一個時隙開始進行載波監(jiān)聽，將測量值與載波監(jiān)聽門限值相比較，若超出門限值，則不發(fā)送。在下一個候選時隙重復前面的操作，直到發(fā)送成功。若10個候選時隙都無法發(fā)送，則該次發(fā)送停止。[5-6]

1.2使用的主要消息及消息碼文的格式

1.2.1使用的主要消息

B類AIS使用的消息主要有:與安全相關(guān)的消息(14號報文)、動態(tài)消息(18號報文)、靜態(tài)消息(24號報文)、其他船舶發(fā)來的消息(15號報文)及岸臺發(fā)來的消息(20號和23號報文)。

1.2.2AIS的消息碼文格式

AIS有明碼和暗碼2種消息碼文格式,這里主要研究AIS暗碼。暗碼以“!”開頭，需要對接收的字符進行變換，只有根據(jù)特定的格式定義才能解析出具體的信息內(nèi)容。

2 系統(tǒng)硬件設計

控制處理器選用STM32芯片，AIS基帶數(shù)據(jù)處理選用CMX7042芯片。系統(tǒng)硬件結(jié)構(gòu)見圖3。

圖3 系統(tǒng)硬件結(jié)構(gòu)

1) STM32是一款32位的ARM Cortex M3內(nèi)核處理器。

2) CMX7042芯片是一款高度集成的AIS基帶數(shù)據(jù)處理芯片，應用于保證船舶安全航行的自動識別設備中。其完全符合CSTDMA B類AIS收發(fā)機的性能要求，主要實現(xiàn)報文的基帶收發(fā)處理功能。

2.1STM32與CMX7042連接

STM32與CMX7042通過C_BUS總線連接;C_BUS由CSN,RDATA,CDATA和SCLK等4條信號線組成,用來完成STM32對CMX7042數(shù)據(jù)的傳輸和讀取。

CMX7042的IRQN引腳與STM32的PC4管腳相連;PC4配置為外部中斷模式，為下降沿觸發(fā)方式。設置CMX7042的中斷標志寄存器CE和狀態(tài)寄存器C6相應的位，當設置的位由0變?yōu)?時，IRQN引腳電平將由高到低變化，從而使STM32進入中斷。在中斷中進一步查詢狀態(tài)寄存器C6的數(shù)據(jù)位狀態(tài),進行相應的處理。

CMX7042的SLOTCLK引腳與STM32的PA6管腳相連;將STM32的PA6管腳復用設置為定時器PWM脈沖輸出模式，使其產(chǎn)生占空比和頻率分別為50%及37.5 Hz的脈沖(即周期為26.67 ms的脈沖)。

2.2STM32與PC連接

STM32與PC通過串口USART1連接。由于STM32輸出的是TTL電平，因此輸出信號要先經(jīng)過MAX3232E芯片，將TTL電平轉(zhuǎn)為RS232電平之后再在PC上顯示。

3 系統(tǒng)軟件設計

3.1STM32配置

STM32配置流程見圖4,包括STM32的時鐘配置及所使用的外部中斷、串口、引腳和外設SPI等的相關(guān)配置。[7-8]

圖4 STM32配置流程

3.2CMX7042配置

CMX7042配置流程見圖5,包括功能函數(shù)FI加載、功率配置、系統(tǒng)時鐘、接收增益及調(diào)制所需參數(shù)等的配置。[9-10]

圖5 CMX7042配置流程

4 測試結(jié)果及其分析

4.1AIS空中電文接收和打包處理

該設計主要完成AIS信號的接收和打包處理，接收功能模塊包含Rx1和Rx2兩路接收通道，每路通道都含有雙緩沖和解調(diào)器。啟動接收任務后，當檢測到一個有效數(shù)據(jù)時，接收通道從空閑狀態(tài)轉(zhuǎn)變?yōu)榻邮諣顟B(tài)，CMX7042先進行GMSK信號解調(diào)，在數(shù)據(jù)流上執(zhí)行HDLC，NRZI解碼和Bite去填充，并計算CRC校驗碼。在數(shù)據(jù)接收完畢后，接收通道的狀態(tài)從接收狀態(tài)轉(zhuǎn)變?yōu)榭臻e狀態(tài)或錯誤狀態(tài)，出現(xiàn)錯誤時終止當前的接收任務并舍棄消息，沒有錯誤時解調(diào)器直接將接收到的數(shù)據(jù)寫入到接收內(nèi)部數(shù)據(jù)緩沖區(qū)中。此外，每個緩沖區(qū)都可容納5個時隙的AIS消息。之后，STM32可通過C_BUS總線將解調(diào)出的數(shù)據(jù)讀取出來并進行打包處理。

圖6為通過AIS芯片CMX7042實際接收的一條報文。由串口收發(fā)器可知:此次接收數(shù)據(jù)的長度為0x1C(即28個字節(jié))；接收數(shù)據(jù)的前3個字節(jié)(0x95，0x55，0x55)為AIS數(shù)據(jù)包中的24 Bite訓練序列;之后的0x7E為開始標志;0x48～0x06為AIS的有效數(shù)據(jù);0xB7和0xB1為所接收數(shù)據(jù)的校驗碼;最后的0x7E為AIS的結(jié)束標志。由前述B類AIS基帶信號的分組格式可知,所接收數(shù)據(jù)符合系統(tǒng)的設計要求。

圖6 AIS芯片CMX7042實際接收的報文

接收到原始數(shù)據(jù)后，需要先對8位的16進制數(shù)進行截取,將其轉(zhuǎn)化為若干段6位有效數(shù)據(jù);隨后根據(jù)IEC 61162-1 ASCII字符碼表格將其轉(zhuǎn)換為代表該6位有效數(shù)據(jù)的8位ASCII碼。[11-12]6位有效數(shù)據(jù)轉(zhuǎn)換為8位ASCII碼流程見圖7。

圖7 6位有效數(shù)據(jù)轉(zhuǎn)換為8位ASCII碼流程

最后將AIS數(shù)據(jù)打包成AIVDM標準格式(見圖8)的數(shù)據(jù)包。由圖6所示的!AIVDM,1,1,,A,B1P2Wk@0BR7@7JSOenP@wwQW1P06,0*07報文可知,傳送電文語句總數(shù)為1，語句順序號為1，AIS為A通道接收，此次接收的數(shù)據(jù)只需用一條數(shù)據(jù)包表示，該報文無需填充比特數(shù)。

圖8 AIVDM標準格式

4.2AIS發(fā)射處理

簡化圖5所示的AIS發(fā)射配置流程中的與UTC時間同步的過程，按照37.5 Hz的時序發(fā)射前文接收到的報文數(shù)據(jù)，先按圖9的流程將報文有效數(shù)據(jù)位所表示的8位ASCII轉(zhuǎn)換為6位有效數(shù)據(jù),再進行HDLC和NRZI編碼，經(jīng)過GMSK調(diào)制等步驟后進行發(fā)射。發(fā)射過程用示波器檢測(見圖10)。

圖9 8位ASCII轉(zhuǎn)換為6位有效數(shù)據(jù)流程

圖10 AIS數(shù)據(jù)發(fā)射過程檢測

從圖10中可看出，示波器1通道是產(chǎn)生的37.5 Hz的脈沖波形，2通道是發(fā)射的AIS消息波形。數(shù)據(jù)是按照“1.1”節(jié)的方式發(fā)射的。在一個周期開始后的一段時間，先要進行載波監(jiān)聽和功率上升等操作，接著進行有效數(shù)據(jù)傳輸，并在當前時隙結(jié)束前結(jié)束。

5 結(jié)束語

通過將ARM與AIS處理芯片相結(jié)合，實現(xiàn)AIS基帶信號接收和傳輸?shù)能浻布O計。通過實際測試及對接收和發(fā)射的報文數(shù)據(jù)進行分析，驗證該設計符合系統(tǒng)設計要求。此外,對接收的報文數(shù)據(jù)進行了打包處理。

[1] 徐盈瑩.B類AIS基帶通信單元及協(xié)議的設計實現(xiàn)[D].大連：大連海事大學,2011：1-3.

[2] 王瓊.基于嵌入式Linux數(shù)據(jù)采集系統(tǒng)的軟件與實現(xiàn)[D].成都：電子科技大學, 2013：2-3.

[3] 姚娜，蔡榮海.AIS系統(tǒng)中GMSK調(diào)制解調(diào)[J].電視技術(shù),2006(5)：186-188.

[4] 馬楓.內(nèi)河AIS船臺設備的開發(fā)與應用研究[D].武漢：武漢理工大學, 2010：4-14.

[5] 國際電信聯(lián)盟.ITU-R M.1371-3 建議書[S].

[6] 孫文力,孫文強.船載自動識別系統(tǒng)[M].大連:大連海事大學出版社,2004：17-36.

[7] 陳志旺.STM32嵌入式微控制器快速上手[M].北京：電子工業(yè)出版社, 2012：47-75.

[8] 意法半導體(中國)投資有限公司.STM32F系列ARM內(nèi)核32位高性能微控制器參考手冊[K].上海:意法半導體(中國)投資有限公司,2010.

[9] CMX7032/CMX7042, AIS Data Processor[S].

[10] 陳朝陽，邵哲平，鄭佳春. AIS通信系統(tǒng)設計及調(diào)制器實現(xiàn)[J].中國航海,2003(2):65-68.

[11] 袁安存,張淑芳.通用船載自動識別系統(tǒng)國際標準匯編[M].大連:大連海事大學出版社,2003：157-168.

[12] LIN Changchuan，LIN Hai. Development of a Display of the AIS Information[J].IEEC ICEMI Proceedings，2007(2)：890-893.

ProcessingClassBAISBasebandSignalwithARM

MALongjun,ZHANGXiaolong，LINChangchuan

(Navigation Institute, Jimei University, Xiamen 361021, China)

2015-11-23

交通運輸部應用基礎(主干學科)研究項目(2014329815090)

馬龍俊(1988—)，女,安徽阜陽人，碩士，從事交通運輸規(guī)劃與管理研究。E-mail:autumn_sina@126.com

林長川(1958—),男,福建泉州人,教授,博士,主要研究方向為交通信息工程及控制。E-mail:cclin@jmu.edu.cn

1000-4653(2016)01-0001-04

U675.7

A