閻婷婷

【摘要】 由于大功率短波發(fā)射機工作環(huán)境的特殊性，高頻信號極容易對弱電信號產(chǎn)生干擾，造成錯誤指令，影響整個系統(tǒng)的運行，抗干擾設(shè)計在發(fā)射機自動調(diào)諧系統(tǒng)中至關(guān)重要。

【關(guān)鍵字】 高頻 大功率短波發(fā)射機 抗干擾

電磁干擾（Electromagnetic Interference，EMI）是干擾電纜信號并降低信號完好性的電子噪音，EMI通常由電磁輻射發(fā)生源（干擾源）產(chǎn)生，是干擾源把一個電網(wǎng)絡(luò)上的信號耦合（干擾）到另一個電網(wǎng)絡(luò)的現(xiàn)象。根據(jù)介質(zhì)的不同，電磁干擾可分為傳導(dǎo)干擾和輻射干擾兩種；其中，傳導(dǎo)干擾的通過導(dǎo)電介質(zhì)耦合；輻射干擾通過空間耦合。在高速PCB及系統(tǒng)設(shè)計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其他系統(tǒng)或本系統(tǒng)內(nèi)其他子系統(tǒng)的正常工作。大功率短波發(fā)射機房的電磁環(huán)境較差，主要是由于高頻信號、殘波輻射等的干擾，極易對線路產(chǎn)生影響，造成邏輯誤動作，嚴(yán)重時會影響整個系統(tǒng)的運行，是影響設(shè)備正常運轉(zhuǎn)的重大隱患。因此，發(fā)射機自動調(diào)諧系統(tǒng)設(shè)計中的抗干擾設(shè)計，是一個尤為重要的環(huán)節(jié)。PSM型150kW短波發(fā)射機自動調(diào)諧系統(tǒng)的抗干擾設(shè)計主要有三個方面：運用屏蔽技術(shù)和接地技術(shù)消除干擾、限位信號處理及FPGA內(nèi)部抗干擾性設(shè)計。

一、運用屏蔽技術(shù)和接地技術(shù)消除干擾

為有效的抑制電磁波的輻射和傳導(dǎo)及高次諧波引發(fā)的噪聲電流，將電機、驅(qū)動器和調(diào)諧系統(tǒng)的連線都采用屏蔽線，將屏蔽線的銅皮接地；將屏蔽線用銅管包住，拐彎處用蛇皮線轉(zhuǎn)接，蛇皮線接地。

二、限位信號的處理

電機的限位信號是非常重要的信號，下限位信號作為精確定位的參考點，上限位信號作為防止電機誤動作而損壞元件的保護信號，由于在邏輯上設(shè)計的是電機轉(zhuǎn)動到上限位時FPGA只能送出反轉(zhuǎn)信號，不能夠正轉(zhuǎn)；電機轉(zhuǎn)動到下限位FPGA只能夠送出正轉(zhuǎn)信號，不能夠反轉(zhuǎn)，此為在邏輯上對電機限位進行保護。當(dāng)電機限位信號被干擾時，若上限位被干擾，則電機無法正轉(zhuǎn)，反之無法反轉(zhuǎn)。

FPGA輸入電路是發(fā)光二極管的N極，并且串入一個限流電阻，限位開關(guān)也采用光電三極管的集電極進行輸出，由于限流電阻的存在，使得限位開關(guān)的三極管不能夠很好的工作在開關(guān)狀態(tài)，造成在正常狀態(tài)下（電機不在限位時），三極管不能很好的導(dǎo)通，而是工作在放大區(qū)，使得輸入電壓過高，從而會引入干擾為了增強其抗干擾性能，引入限位比較器，如圖1所示。

左邊的一個凹槽狀的器件即為光電限位開關(guān)，由兩個器件組成，一個發(fā)射端、一個接收端，發(fā)射端的發(fā)光二極管采用330Ω1/2W的電阻限流，S1為機械開關(guān)，平時為長閉狀態(tài)，一般只有光電限位損壞才能夠起作用，損壞后需對光電限位進行檢修。當(dāng)電機不在限位狀態(tài)時，擋片離開凹槽，此時光敏三極管導(dǎo)通，由于有R2的上拉電阻存在，并且電阻值為10KΩ，使得光敏三極管很好的導(dǎo)通，工作在飽和狀態(tài)，將放大器LM324的正向輸入端拉低，電平接近于0；此時調(diào)節(jié)電位器R3的值，使得LM324的反向輸入端變高，當(dāng)電壓高過線上進入的串?dāng)_電壓時，即可將干擾信號濾除，并且將邏輯“0”送入FPGA輸入端。當(dāng)電機轉(zhuǎn)動到限位時，必須使得LM324的正向輸入端足夠大，即高于反向輸入端的電壓，此時將邏輯“1”送入FPGA進行判斷。此電路濾除干擾的關(guān)鍵是使得限位開關(guān)工作到飽和狀態(tài)，并且引入門限電壓。

三、FPGA內(nèi)部抗干擾性設(shè)計

很多輸入信號送入FPGA并不是直接進行判斷，而是采用時鐘采樣的方式先進行濾波，將可能產(chǎn)生毛刺的信號進行處理，一般是根據(jù)信號的性質(zhì)采取不同的措施，這里不再贅述。同外部電路以及外部相關(guān)線路相比，在FPGA內(nèi)部產(chǎn)生的信號不會被干擾。所以，F(xiàn)PGA的抗干擾性設(shè)計的基本原則就是盡量免去不必要的外部輸入信號，將大部分的信號盡可能的作到芯片內(nèi)部。對于2路腔體、6路、8路電感，要求只能夠在粗調(diào)過程中可以轉(zhuǎn)動，在細調(diào)過程或播音過程中，不允許此3路電機動作。根據(jù)現(xiàn)場情況經(jīng)驗，在系統(tǒng)進入細調(diào)過程中，高頻信號封鎖解除，很容易引入干擾，嚴(yán)重時也會干擾碼盤計數(shù)脈沖，造成2、6、8路動作，引起打火。解決辦法是在FPGA內(nèi)部直接利用狀態(tài)信號“粗調(diào)細調(diào)”信號進行控制，在細調(diào)過程中，利用“粗調(diào)細調(diào)”狀態(tài)信號將實際位置計數(shù)器的計數(shù)脈沖封鎖，濾除干擾脈沖，同時強行將2路氣泵控制信號封鎖，將2、6、8路電機的控制脈沖封鎖。

為了確保運轉(zhuǎn)在高頻環(huán)境下的弱電設(shè)備正常使用，其抗干擾設(shè)計，尤其是自動控制系統(tǒng)的抗干擾設(shè)計極為重要。對弱電設(shè)備的選型、弱電系統(tǒng)的組成配置、電纜管線的布置、系統(tǒng)調(diào)校時分析干擾性質(zhì)及來源等全過程均需采取有效的措施，以確保整個弱電系統(tǒng)的電磁兼容性滿足要求。