張艷飛，耿　楊

（無錫中微億芯有限公司，江蘇無錫214072）

?

FPGA配置SRAM設(shè)計(jì)技術(shù)

張艷飛，耿楊

（無錫中微億芯有限公司，江蘇無錫214072）

摘要：首先分析了配置SRAM在SRAM型FPGA中的作用，介紹了配置SRAM的單元結(jié)構(gòu)及在設(shè)計(jì)中的要點(diǎn)。設(shè)計(jì)實(shí)現(xiàn)了一種基于65 nm工藝的SRAM結(jié)構(gòu)，并針對(duì)讀寫能力、功耗、噪聲給出相應(yīng)的仿真結(jié)果。此電路結(jié)構(gòu)具有低功耗、抗噪聲能力強(qiáng)的優(yōu)點(diǎn)，已被應(yīng)用于FPGA設(shè)計(jì)中并流片成功。

關(guān)鍵詞：現(xiàn)場(chǎng)可編程門陣列；配置SRAM；靜態(tài)噪聲容限；讀穩(wěn)定性

1　引言

現(xiàn)場(chǎng)可編程門陣列（FPGA，F(xiàn)ield Programmable Gate Array）是一種半定制集成電路，在其內(nèi)部集成了大量的門和觸發(fā)器等基本邏輯電路，用戶通過編程來改變其內(nèi)部的邏輯關(guān)系或連線，就可以得到需要的設(shè)計(jì)電路。FPGA按照編程方式可分為SRAM型、ANTI-FLASH型、FLASH型等，SRAM型是迄今為止應(yīng)用范圍最廣的架構(gòu)，具有密度高、速度快且具有可重復(fù)編程能力。配置SRAM作用是用戶編程后存儲(chǔ)配置的代碼，同時(shí)對(duì)于采用SRAM工藝的可編程邏輯器件而言，要求每次上電對(duì)可編程邏輯器件進(jìn)行重配置[1]，因此SRAM的設(shè)計(jì)是FPGA芯片能否正常實(shí)現(xiàn)配置及功能的關(guān)鍵。

2配置SRAM工作原理

結(jié)構(gòu)上，F(xiàn)PGA包含了各種可編程資源，包括可編程邏輯塊（CLB）、布線資源以及可編程輸入輸出模塊（IOB）等[2]。配置SRAM在FPGA內(nèi)部有廣泛的分布，它們以列的形式穿插在邏輯模塊及布線資源的中間，被寫入“0”或“1”后，可以實(shí)現(xiàn)對(duì)附近邏輯模塊的控制。以布線開關(guān)陣列和CLB為例，配置SRAM的分布如圖1所示。在FPGA內(nèi)部配置SRAM的數(shù)量是巨大的，例如Xilinx公司Virtex4系列的XC4VLX100芯片內(nèi)部配置SRAM數(shù)量可達(dá)到25 Mbit。

FPGA內(nèi)部配置SRAM采用的是6管單元的結(jié)構(gòu)，如圖2所示。其中q和nq端引出，作為其他邏輯的控制端，BL、BLB為位線控制端，WL為字線控制端，這3個(gè)輸入端口用于FPGA初始配置時(shí)配置信息的寫入[3]。P1、P2、N1、N2是存儲(chǔ)單元，而N3、N4用于門控訪問?？梢钥闯鯪1、P1和N2、P2是一個(gè)對(duì)稱的結(jié)構(gòu)，這是兩個(gè)反相門的循環(huán)鏈接，由兩個(gè)反相門循環(huán)相連的存儲(chǔ)單元存在兩種穩(wěn)定狀態(tài)，0或1。使用WL來控制存儲(chǔ)單元的門控訪問，BL來進(jìn)行存儲(chǔ)單元的讀寫。FPGA正常工作時(shí)SRAM讀：WL為低，從q、nq中讀出位即可；寫：拉高WL，拉高或者拉低BL，由于BL的驅(qū)動(dòng)能力比存儲(chǔ)單元強(qiáng)，會(huì)強(qiáng)制覆蓋原來的狀態(tài)。

圖1　配置SRAM在FPGA中的分布

圖2　配置SRAM單元結(jié)構(gòu)

3配置SRAM的設(shè)計(jì)與仿真

針對(duì)于FPGA配置SRAM的設(shè)計(jì)，主要關(guān)注靜態(tài)功耗、寫能力、讀寫穩(wěn)定性和靜態(tài)噪聲容限SNM參數(shù)。

配置SRAM靜態(tài)功耗測(cè)量，是在SRAM存儲(chǔ)“0”或“1”后的靜態(tài)功耗。

配置SRAM寫能力與上拉管傳輸管的尺寸之比有關(guān)系，如圖3虛線框中標(biāo)注部分，上拉管P2與傳輸管N3的寬長(zhǎng)比的比值將決定SRAM的寫能力大小。

圖3模擬的是節(jié)點(diǎn)nq由1寫入0的過程（R代表金屬位線的電阻），主要測(cè)量節(jié)點(diǎn)nq的電壓值，一般寫入完成后nq電壓會(huì)小于N1管的閾值電壓，如果寫入完成后nq的電壓值大于N1管的閾值電壓則表明尺寸設(shè)計(jì)不合理，寫入沒有成功。寫入完成后，節(jié)點(diǎn)nq的電壓值越低，表明寫入能力越好。

讀寫穩(wěn)定性的測(cè)量方法如圖4所示，其中WL為低電平，傳輸管關(guān)斷，在節(jié)點(diǎn)q處加電流源從0～50 μA直流掃描，看電流加到何處時(shí)存儲(chǔ)數(shù)據(jù)翻轉(zhuǎn)。模擬讀的過程，需要測(cè)量當(dāng)電流源加到何處時(shí)節(jié)點(diǎn)q與nq翻轉(zhuǎn)到相同的電壓，并記錄此時(shí)相對(duì)應(yīng)的下拉管的電流Iread，Idc/Iread>1是能正常進(jìn)行讀操作的，Idc/Iread越大證明讀穩(wěn)定性越好。

SNM是衡量存儲(chǔ)單元抗干擾能力的一個(gè)重要參數(shù)。本文用電壓傳輸曲線（VTC）也叫做蝴蝶曲線的測(cè)量方法測(cè)量SNM。測(cè)量方法如圖5所示，分別對(duì)節(jié)點(diǎn)q和nq處電壓參數(shù)進(jìn)行直流掃描，對(duì)反相器輸入端電壓參數(shù)進(jìn)行數(shù)據(jù)處理得到如圖6所示的曲線，SRAM保持VTC曲線能夠容納的2個(gè)正方形中較小正方形的邊長(zhǎng)為SNM的值，SNM越大，表示保持性能越好。

圖3　SRAM寫能力測(cè)量方法

基于SMIC 65 nm CMOS工藝設(shè)計(jì)實(shí)現(xiàn)了FPGA配置SRAM結(jié)構(gòu)，詳細(xì)介紹了SRAM單元參數(shù)的模擬仿真方法，并給出了仿真結(jié)果。該設(shè)計(jì)符合FPGA配置SRAM的設(shè)計(jì)需求，被成功應(yīng)用于FPGA的設(shè)計(jì)，經(jīng)測(cè)試SRAM單元在0.7 V以上電壓可進(jìn)行讀寫操作；常溫連續(xù)加電168 h，不間斷進(jìn)行讀寫，未出現(xiàn)數(shù)據(jù)錯(cuò)誤現(xiàn)象。

圖4　讀寫穩(wěn)定性測(cè)量方法

通過以上測(cè)試方法，設(shè)計(jì)一款65 nm工藝的SRAM單元，其在功耗、寫能力、讀穩(wěn)定性、靜態(tài)噪聲容限方面的仿真結(jié)果如表1所示。

圖5　SNM測(cè)試方法

圖6　SNM測(cè)量結(jié)果

表1　 65 nm工藝配置SRAM性能仿真結(jié)果

4　結(jié)論

參考文獻(xiàn):

[1]馮汝鵬，徐偉，樸永杰.基于SRAM型FPGA的容錯(cuò)性設(shè)計(jì)[J].電子測(cè)量技術(shù)，2014，10：76-80.

[2] Li Xingzheng，Yang Haigang，ZhongHua. Use of VPR in design of FPGA architecture[C]. 8th International Conference on Solid-state and Integrated Circuit Technology, 2006: 1880-1882.

[3]張惠國(guó)，唐玉蘭，等. FPGA高性能查找表的設(shè)計(jì)與實(shí)現(xiàn)[J].固體電子學(xué)研究與進(jìn)展，2009，4：584-588.

張艷飛（1981—），女，黑龍江佳木斯人，現(xiàn)就職于中國(guó)電子科技集團(tuán)公司第58研究所，研究方向?yàn)镕PGA芯片設(shè)計(jì)；

耿楊（1987—），女，河北石家莊人，現(xiàn)就職于無錫中微億芯有限公司，研究方向?yàn)镕PGA及SRAM單元設(shè)計(jì)。

FPGA Configuration SRAM Design Technology

ZHANG Yanfei, GEN Yang
（East Technologies, Inc,Wuxi 214072, China）

Abstract：The paper first analyzes the role of SRAM in the FPGA SRAM, introduces the structure of SRAM and the key points in the design, it designs a SRAM structure based on 65 nm process, and the corresponding simulation results are given for the reading and writing ability, power consumption and noise.This circuit structure which has been used in FPGA designand taped out successfullyhas the advantages oflow power consumption and strong anti-noise ability.

Keywords:FPGA; configuration SRAM; static noise margin; read stability

作者簡(jiǎn)介：

收稿日期：2015-11-20

中圖分類號(hào)：TN402

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1681-1070（2016）03-0020-03