李仁文

（成都七中（高新校區(qū)） 610041）

處理器容錯技術的發(fā)展與應用

李仁文

（成都七中（高新校區(qū)） 610041）

容錯就是當由于種種原因在系統(tǒng)中出現(xiàn)了數(shù)據(jù)、文件損壞或丟失時，系統(tǒng)能夠自動將這些損壞或丟失的文件和數(shù)據(jù)恢復到發(fā)生事故以前的狀態(tài)，使系統(tǒng)能夠連續(xù)正常運行的一種技術。處理器容錯技術在近年來備受關注，本文主要針對處理器容錯技術的發(fā)展進行分析。

處理器容錯技術；研究；發(fā)展

在集成電路產(chǎn)業(yè)的發(fā)展下，處理器系統(tǒng)瞬時故障的發(fā)生率越來越高，這主要是由于晶體管工作電壓影響了集成電路的噪聲容限，導致芯片容易受到外因的影響，而處理器主頻的提升也在客觀上導致芯片故障率增加。隨著處理器系統(tǒng)的發(fā)展，關于處理器瞬態(tài)故障的容錯技術也開始受到業(yè)界的關注，如何提升處理器的可信性也成為人們關注的重點問題。

1 處理器容錯技術

1.1 線程級容錯技術

目前，已經(jīng)有眾多學者針對SMT或CMP的多線程容錯技術進行了研究。冗余多線程RMT通常情況下都是用于SMT處理器來完成容錯，考慮到CMP的容錯也被叫做芯片級冗余多線程。有學者將微線程技術融入到容錯技術的相關領域，并且根據(jù)其特點構建了一套全新的用于微線程的粗粒度超指標容錯結構MTB，并探討了如何準確有效的進行運用。硬件的真正開發(fā)和利用的線程級容錯是一種高效的、準確的和有科研價值的處理器容錯處理方案。在技術水平的發(fā)展下，大量高性能處理器容錯技術誕生，表現(xiàn)出良好的發(fā)展前景。

1.2 容錯與低功耗技術的融合

在科技水平的發(fā)展下，低功耗和可信性已經(jīng)成為評估一個處理器優(yōu)良特性的重要參考依據(jù)。所以，正確地理解處理器中每個組成原件的功耗與可信性之間的聯(lián)系及其交互性有著十分重要的研究意義。相關專家對Cache中的功耗與容錯交互的相關問題進行了深入的研究。Zhang等人通過研究發(fā)現(xiàn)了一種遵循保護復制數(shù)據(jù)原則可以達到低功耗的機制：Somani等人對運用頻率較高的Cache進行了研究，結果顯示可以利用數(shù)據(jù)保護原理來降低功耗：Li等人在電路結構和微結構方面研究了可信性與低功耗交互與平衡系統(tǒng)之間存在的問題，并通過相關數(shù)據(jù)提出了一種自適應的的新型方式，該種方式是根據(jù)不一樣復雜度編碼實現(xiàn)對Cache中純凈數(shù)據(jù)和污數(shù)據(jù)的保護和處理。Zhang等人通過實驗發(fā)現(xiàn)了一種檢測點與動態(tài)電壓共同調節(jié)DVS相結合的方式，利用該種方式在實現(xiàn)容錯的時候可以對Cache進行全過程的動態(tài)功耗監(jiān)控。此外功耗感知的自適應檢測位點在任務級對功耗動態(tài)管理的時候還可以實現(xiàn)信號的容錯。不一樣的低功耗技術擁有完全不一樣的可信行為，低功耗與可信性的交互與平衡問題已經(jīng)受到相關理論界的高度關注。

1.3 性能功耗容錯的交互

網(wǎng)絡處理器NP的靈活運用為路由器等高性能網(wǎng)絡設施的組建創(chuàng)造了靈活、高效的運營中心，就目前狀況來看已經(jīng)成為嵌入式領域的核心設備。比較有代表性的NP一般都會集齊了多處理與多線程技術，在一個芯片中構成多個運營程序，并具有快速執(zhí)行的可編程微引擎ME，能夠提供強大的數(shù)據(jù)處理和分析能力。Intel公司的IXP1200是NP最具代表性的結構，它主要是根據(jù)Stron-gARM處理器核、多個微引擎、一個核心內存接口和一個快速總線接口構成。伴隨著核心頻率的不斷提高和復雜程度的上升，功耗已經(jīng)成為目前NP設計中的核心要素之一。并且在這樣的運營狀況下，Luo等人開發(fā)了一個依附于IXP1200的更加準確的、節(jié)能的結構級性能功耗NP仿真框架——NePSim，這項技術在性能與功耗方面擁有非常優(yōu)秀的效果。

2 處理器容錯技術研究趨勢展望

2.1 處理器結構

微結構級容錯方式的量化研究主要從結構、微結構方面出發(fā)，在正確熟悉處理器所有組件容錯行為的前提下進一步開發(fā)各種新機制，仍然是目前處理器容錯研究的主要方向。就目前狀況而言處理器容錯量化評價系統(tǒng)還不夠完善，還需要進一步研究和升級，處理器各構成原件容錯方式的量化研究還有很長的路需要探索，多種結構、微結構容錯機制還需要進一步的開發(fā)和創(chuàng)新。

2.2 軟件與硬件技術的互助與交互

SIFT在航天領域的應用已經(jīng)在全球范圍內得到不同程度的重視，成為了一個國家的重要的核心技術。就目前狀況而言，許多處理器的研究已經(jīng)得到廣泛的關注，軟件的運用與硬件機理在不同方面上的互助與交互是處理器容錯必須解決的重要難題。性能，功耗，容錯的融合與平衡容錯和高性能和低功耗相同已經(jīng)發(fā)展成為處理器設計、生產(chǎn)的核心參考指數(shù)，容錯與高性能、低功耗技術高度融合，性能，功耗，容錯的互助與平衡是一個研究難點，相關學者在這個領域已經(jīng)進行了大量研究。

2.3 線程級容錯的運用

許多研究將時間冗余技術劃分為指令級和線程級，根據(jù)SMT或CMP構成多線程序，這樣線程級容錯在全球范圍內已經(jīng)有許多比較成功的例子，不過運用隱式多線程的還是屈指可數(shù)。正是鑒于從容錯技術角度進行的處理器分類，相關學者提出了基于硬件的線程級處理器容錯技術——MTB結構。通過實驗與運用可以看出硬件實現(xiàn)的線程級容錯是一個十分有發(fā)展前景的新技術。

3 結語

關于處理器容錯技術的研究，已經(jīng)取得了重大的進展，目前，其研究內容主要集中在處理器結構、微結構容錯行為、微結構角度、處理器組成等方面，在處理器容錯技術量化評估上，還需要進行深入的探討，各類微結構容錯機制與結構需要進行進一步的深入挖掘。

[1]萬靖.計算機聯(lián)鎖系統(tǒng)容錯技術[J].科學咨詢（科技管理），2010（06）.

[2]李洪超.計算機系統(tǒng)的容錯技術方法[J].單片機與嵌入式系統(tǒng)應用，2010（11）.

[3]孫志卓，呂文志，任傳成.串行通信系統(tǒng)中一種綜合容錯技術的研究[J].計算機與現(xiàn)代化，2006（08）.

TP302.8

A

1004-7344（2016）24-0282-01

2016-8-5