馬玉貞，陳夠喜，崔成林，徐藝偉

（1.中北大學 計算機與控制工程學院，山西 太原030051；2.成均館大學 情報通信學院，韓國 水原440746）

0 引 言

由于普通毫米波雷達頻帶有限，F(xiàn)MCW 信號形式單一，隨著駕駛輔助系統(tǒng)（advanced driver assistance systems，ADAS）的普及，在多雷達同時工作的場合，雷達信號相互干擾概率增大，無法高分辨率地觀測目標物體的速度和距離，使雷達系統(tǒng)虛警率提高，靈敏度降低，影響ADAS系統(tǒng)的安全性。從而，雷達間相互干擾近年來成為國內外學者研究的熱點問題［1－4］，針對新體制雷達的干擾問題，多在信號處理階段采用匹配接收和相干處理等抗干擾技術，同時提出多種傅里葉變換算法來抑制干擾。上述消除干擾的方法使得硬件實現(xiàn)變得困難，并降低了信號處理模塊的處理速度，使得系統(tǒng)探測目標的實時性減弱。

在分析文獻 ［5－7］的基礎上，利用DDS芯片AD9958和ARM 微控制器Arduino DUE［8］提出一種任意波形設計方法，此信號波形可根據(jù)需求由軟件設計產生，區(qū)別于傳統(tǒng)FMCW 信號，可降低虛警率。利用24GHz防撞雷達系統(tǒng)進行測試，該信號可降低信號間干擾程度，相位噪聲低，開發(fā)周期短，提高了防撞雷達系統(tǒng)的安全性。

1 設計原理

1.1 FMCW 基本原理

FMCW 雷達通過天線向外發(fā)射一系列調頻連續(xù)毫米波，并接收目標的反射信號，然后通過混頻、濾波等處理得到中頻信號，根據(jù)多普勒頻移原理對中頻信號進行分析，計算出目標物體的距離和速度，F(xiàn)MCW 一般采用三角波調制信號。FMCW 測速測距原理如圖1所示。根據(jù)多普勒原理，可以算出目標與雷達的相對速度和距離

式中：c——光速，fD——多普勒頻移量；fu——三角形上升沿差頻；f0——調頻初始頻率；T——信號周期；B——信號帶寬?；夭ㄐ盘柵c發(fā)射信號通過混頻器后得到的是時域中頻信號，進行快速傅里葉變換 （fast Fourier transform，F(xiàn)FT）計算得到頻率值，將其帶入式 （1）、式 （2）計算出目標相對距離和速度。

圖1 FMCW 基本原理

1.2 任意波形設計原理

FMCW 毫米波測速測距基本原理被廣泛應用于汽車防撞雷達系統(tǒng)中，具有構造簡單，帶寬較大，發(fā)射功率低等優(yōu)點。在雷達信號源設計中，越來越多的采用數(shù)字技術設計信號源，其中DDS 芯片在數(shù)字信號源設計占據(jù)重要地位［9－11］。但由于雷達系統(tǒng)的普及以及FMCW 信號帶寬有限，雷達傳感器間相互干擾程度加重，造成系統(tǒng)誤判，虛警率增大。為提高信號抗干擾性能，采用DDS芯片AD9958和ARM 微處理器Arduino DUE，提出一種任意波形設計方法。該設計利用AD9958線性調頻特性，由Arduino DUE微控制器設置控制字，控制字經(jīng)由簡單的SPI通信總線，存入SPI緩存器中，然后置低I／O＿UPDATE 信號線，控制字由I／O緩存器寫入各寄存器中。P2引腳負責DDS線性掃頻模式開啟和結束，在ARM 微控制器的程序設計中改變AD9958中P2的變化頻率，使其動態(tài)控制AD9958線性掃頻模式的上升和下降時間，從而控制DDS信號形式，輸出任意波形。圖2為抗干擾任意波形的一種形式，后續(xù)將該信號輸入24 GHz雷達收發(fā)系統(tǒng)，進行雷達系統(tǒng)測試。

圖2 信號波形

該信號周期為700 ms，帶寬為100 MHz，其中包括4個梯形信號。利用第4個波形的特殊性，在多雷達傳感器環(huán)境中可明顯區(qū)分該發(fā)射信號，可降低信號互擾程度。進行數(shù)字信號處理時，經(jīng)由地雜波濾除［12］操作后雷達系統(tǒng)可正確識別目標，抗干擾性能提高。

2 軟硬件設計

2.1 硬件設計

24GHz防撞雷達抗干擾任意波形的硬件設計模塊如圖3 所示，主要由PC 機、Arduino 微控制器、DDS 芯片AD9958、SPI通信接口等組成。由于動態(tài)改變分頻器值N電路結構復雜、鎖頻效果不理想，此處固定PLL 模塊鎖相環(huán)整數(shù)倍分頻數(shù)值N，設定為512，采用動態(tài)改變基帶信號頻率的方法，使得雷達系統(tǒng)輸出FMCW 波形。測試時將AD9958產生信號先經(jīng)過放大器，然后經(jīng)由雷達發(fā)射機進行射頻發(fā)射。PC機通過Arduino提供的開發(fā)環(huán)境，為硬件設置所需的信號參數(shù)，Arduino DUE 通過USB 接口與PC 機通信，下載程序到微控制器，USB同時為Arduino DUE 提供電源，然后使用SPI通信總線向AD9958 寫入控制字，使其工作在線性調頻模式，輸出線性調頻信號。

相位噪聲作為信號源設計中的主要指標，來源較廣，此設計中他們來自DDS內部結構、DDS外部電路、參考信號源、參考時鐘等，其中DDS芯片內部影響因素包括累加器相位截斷、ROM 存儲器有限字長、DAC 有限分辨率和內部噪聲，此設計采用25 Mhz晶振作為參考時鐘信號，512次倍頻后相位噪聲將會惡化26.02dB。DDS采用的相位截斷技術、波形幅度量化及DAC的非理想性特征引起的雜散抑制差是DDS的一大缺點，本設計采用文獻 ［13］的DDS雜散抑制技術，同時在后續(xù)測試中測試相位噪聲大小。

圖3 AD9958－PLL設計結構

2.1.1 直接數(shù)字頻率合成器AD9958

DDS芯片的高集成度、頻率相應速度快等特性，使得DDS在信號源設計方面得到廣泛應用［14］。AD9958是美國ADI公司的CMOS型DDS集成電路，采用高級DDS技術，AD9958由兩個直接數(shù)字頻率合成器內核構成，其32bit頻率控制字使得該芯片具有很高的頻率分辨率，最小掃頻步進為0.12Hz；具有較高的頻率轉換速度，最小駐留時間為8ns；簡單的串行口控制；最高時鐘頻率為500 MHz。

AD9958 的SPI通信總線使用簡單、傳輸速度高達800 MHz，能夠有效提高雷達調頻信號的生成速度，相比于傳統(tǒng)頻率合成技術更快速、靈敏。串行I／O 端口控制，具有調相、調幅功能，可以實現(xiàn)多片AD9958 同步，在MIMO 雷達的波形設計中也越來越廣泛。

2.1.2 Arduino DUE與AD9958接口電路設計

作為本頻率合成器的控制部分，Arduino DUE 基于Atmel公司SAM3X 系列微控制單元ARM Cortex－M3，是首位32位Arduino ARM 核微控制器，SAM3X 支持SPI通信。本設計將Arduino作為SPI的主設備，芯片AD9958為從設備?；具^程為：通過USB接口將上位機程序下載到Arduino DUE微控制器中，Arduino DUE 通過其SPI通信總線控制AD9958芯片，使其產生任意波形，如單頻信號、調頻連續(xù)波形信號。Arduino DUE 微控制器輸出電壓為3.3V，AD9958要求輸入電壓為同樣為3.3 V，接口不需要增加額外電路進行降壓，圖4為SPI接口電路連接框架。

圖4 Arduino和AD9958接口連接

2.2 軟件系統(tǒng)實現(xiàn)

使用DDS產生掃頻信號，需要配置各寄存器值，系統(tǒng)軟件采用模塊化設計，對DDS和控制板進行初始化，然后對需配置的寄存器寫入控制字，AD9958初始化后默認進入單頻模式。為保證最小的非線性失真須確保信號波形有最小的掃頻步進或最小的駐留時間，在本設計中增加一自動計算模塊，根據(jù)輸入波形參數(shù)自動選擇最小掃頻步進或者最小駐留時間，并計算出最佳掃頻步進及相應駐留時間。軟件設計思想如圖5所示。

圖5 軟件設計

3 實驗測試

3.1 應用測試

所設計任意波形信號將作為24GHz防撞雷達的輸入，實驗測試分兩組：AD9958 直接線性調頻信號和連接24GHz雷達收發(fā)機后的射頻發(fā)射信號。測試采用130nm CMOS工藝設計集成的24GHz雷達收發(fā)機［15］，測試環(huán)境所用雷達模塊如圖6所示。直接線性調頻信號接入24GHz雷達收發(fā)機，設置頻率范圍為47.167 97MHz～47.363 28MHz，輸出信號經(jīng)過放大器放大，然后調頻到24.15 GHz～24.25GHz，達到24GHz雷達收發(fā)機的輸入標準，此時系統(tǒng)消耗功率為1.53 W，連接雷達收發(fā)機512次倍頻后射頻發(fā)射，此時系統(tǒng)消耗功率為2.376 W，射頻信號范圍為24.15GHz～24.25GHz。此測試環(huán)境在韓國境內實現(xiàn)，與國內24GHz頻段短距離車載雷達設備使用頻率略有偏差。

圖6 測試硬件外觀

圖7和圖8是利用頻譜分析儀對兩組信號進行分析的結果圖?？梢钥闯?，信號輸出范圍嚴格滿足系統(tǒng)要求，經(jīng)由雷達收發(fā)機后信號鎖頻，能夠達到24GHz防撞雷達的頻率范圍，同時相位噪聲也滿足要求。兩種測試結果的相位噪聲見表1。

圖7 直接線性調頻信號 （左）和相位噪聲 （右）

圖8 雷達射頻發(fā)射信號 （左）和相位噪聲 （右）

表1 相位噪聲

3.2 性能分析

將設計的任意波形信號應用于24GHz雷達系統(tǒng)，采集系統(tǒng)信號進行分析處理，結果如圖9所示，與圖2進行對比，可見，此信號能滿足設計標準，較好的達到設計要求。在雷達系統(tǒng)7.5m 處放置一待測物體，對接收的信號進行FFT 變換，分析處理結果。如圖10所示，在多干擾雷達系統(tǒng)環(huán)境中，應用該設計信號可準確測出目標物體，系統(tǒng)抗干擾性能提高。

圖9 設計信號的采集波形

圖10 雷達系統(tǒng)測距頻譜

4 結束語

基于DDS采用Arduino DUE設計的任意波形，測試信號頻率步進為0.12Hz，駐留時間為24ns。由實驗結果可以看出，該信號源頻率響應時間快、分辨率高、相位噪聲低，通過程序設計控制產生任意波形，抗干擾性能提高，被應用于24GHz防撞雷達系統(tǒng)進行測試與分析?；贏rduino DUE微控制器使得開發(fā)周期縮短，電路設計簡潔，為新型雷達的研制節(jié)約時間成本，在車載防撞雷達系統(tǒng)的應用中具有廣闊前景。

［1］Hasch J，Topak E，Schnabel R，et al.Millimeter－wave technology for automotive radar sensors in the 77 GHz frequency band ［J］.IEEE Transactions on Microwave Theory and Techniques，2012，60 （3）：845－860.

［2］Goppelt M，Blocher HL，Menzel W.Analytical investigation of mutual interference between automotive FMCW radar sensors［C］／／Microwave Conference（GeMIC），2011：1－4.

［3］Schipper T，Harter M，Mahler T，et al.Discussion of the operating range of frequency modulated radars in the presence of interference［J］.International Journal of Microwave and Wireless Technologies，2014，6 （3－4）：371－378.

［4］Torres F，F(xiàn)rank C，Weidmann W，et al.The norm－interferer－An universal tool to validate 24and 77GHz band automotive radars［C］／／9th European Radar Conference，2012：6－9.

［5］Schipper T，Mahler T，Harter M，et al.An estimation of the operating range for frequency modulated radars in the presence of interference［C］／／European Radar Conference，2013：227－230.

［6］Luo TN，Wu CHE，Chen YJE.A 77－GHz CMOS automotive radar transceiver with anti－interference function ［J］.IEEE Transactions on Circuit and Systems，2013，60 （12）：3247－3255.

［7］Li Mu，Tong Xiangqian，Shen Ming，et al.Research on key tchnologies for collision avoidance automotive radar［C］／／Intelligent Vehicles Symposium，2009：233－236.

［8］Arduino DUE 中文介紹 ［EB／OL］.［2012－10－23］.http：／／www.arduino.cn／thread－2216－1－1.html.

［9］Ayhan S，Vu－Duy V，Pahl P，et al.FPGA controlled DDS based frequency sweep generation of high linearity for FMCW radar systems ［C］／／7th German Microwave Conference，2012：1－4.

［10］Zhang J，Yang H，Huang B，et al.Design and implementation of DDS signal generator based on Verilog HDL ［C］／／4th Electronic System－Integration Technology Conference，2012.

［11］Jia L，Sun W，Ma X，et al.The design of signal generator with DDS based on FPGA ［J］.Applied Mechanics and Materials，2014 （644－650）：4427－4430.

［12］SHAO Wei，CHENG Hao，LIU Guoqing.Rejection of ground clutter based on wavelet transform ［J］.Computer Engineering and Design，2012，33 （2）：793－797 （in Chinese）.［邵偉，程浩，劉國慶.基于小波變換的雷達信號地雜波濾除［J］.計算機工程與設計，2012，33 （2）：793－797.］

［13］ZHANG Haitao，MIAO Pu，LI Zhen.Research and simulation on DDS spurious suppression ［J］.Computer Simulation，2011，28 （2）：397－401 （in Chinese）. ［張海濤，苗圃，李珍.DDS雜散抑制技術研究與仿真 ［J］.計算機仿真，2011，28 （2）：397－401.］

［14］DENG Yueping，XIAO Tiejun.Design and implementation of parallel DDS signal generator based on FPGA ［J］.Computer Engineering and Design，2011，32 （7）：2319－2323 （in Chinese）.［鄧岳平，肖鐵軍.基于FPGA 的并行DDS信號發(fā)生器的設計與實現(xiàn) ［J］.計算機工程與設計，2011，32 （7）：2319－2323.］

［15］Kim Seong－Kyun，Cui Chenglin，Kim Byung－Sung，et al.A fully－integrated low power k－band radar transceiver in 130nm CMOS technology ［J］.Journal of Semiconductor Technology and Science，2012，12 （4）：426－432.