陳寶華，宋曉東，王新洲(.青島雷達(dá)聲納修理廠,山東 青島 66000;.海軍青島艦船器材倉庫，山東 青島 66000)

基于邊界掃描的一種電路板測(cè)試技術(shù)

陳寶華1，宋曉東2，王新洲1
(1.青島雷達(dá)聲納修理廠,山東 青島 266000;2.海軍青島艦船器材倉庫，山東 青島 266000)

邊界掃描技術(shù)是復(fù)雜電路板測(cè)試和維修的有效手段，但是由于被測(cè)試電路板結(jié)構(gòu)的限制，使該技術(shù)的應(yīng)用受到一定程度的制約。如果通過設(shè)計(jì)適配器，將邊緣連接器上的所有數(shù)據(jù)融合到邊界掃描鏈路中，則能夠提高電路板測(cè)試的完備性，有效完成故障檢測(cè)和隔離。文章就上述過程進(jìn)行了描述并提出了實(shí)現(xiàn)方法。

邊界掃描；測(cè)試性；故障檢測(cè)；故障定位

現(xiàn)場(chǎng)可編程門列陣(FPGA)和復(fù)雜可編程邏輯器件(CPLD)等大規(guī)模可編程器件發(fā)展迅速，單片規(guī)模已達(dá)到千萬門級(jí)，器件提供的資源豐富，通過編程就可靈活方便地實(shí)現(xiàn)不同的電路功能，這類器件已成為現(xiàn)代數(shù)字電路的基本要素，在新的電子裝備中的應(yīng)用也越來越廣泛。

隨著大規(guī)模集成電路門數(shù)增加，功能增強(qiáng)，每個(gè)集成電路所需要的引腳數(shù)目也急劇增加，目前幾百個(gè)引腳的集成電路已非常普遍，而小型化技術(shù)的發(fā)展使電路的封裝形式從傳統(tǒng)的雙列直插式封裝(DIP)形式發(fā)展到帶引線的塑料芯片載體(PLCC)、一種集成電路的封裝形式(QFP)、球柵陣列結(jié)構(gòu)(BGA)等高集成度的封裝形式，器件引腳的數(shù)量急劇增加，引腳的間距越來越小，甚至在電路的外觀看不到引腳的存在。這樣的器件構(gòu)成的電路板，除了邊緣連接器，利用傳統(tǒng)的探針采集電路板內(nèi)部的信號(hào)已經(jīng)變得不可能，也就難以得到支持故障器件定位的足夠的信息，直接導(dǎo)致故障隔離率的直線下降。解決這類電路構(gòu)成的電路板的測(cè)試問題，邊界掃描測(cè)試(BST)技術(shù)是有效的手段。

1 邊界掃描技術(shù)與測(cè)試性設(shè)計(jì)

1.1邊界掃描技術(shù)[1]

邊界掃描技術(shù)是美國聯(lián)合測(cè)試工作組(JTAG)為解決超大規(guī)模集成電路(VLSI)等新型電子器件的測(cè)試問題，提出的一種先進(jìn)測(cè)試和測(cè)試性設(shè)計(jì)技術(shù)，隨著標(biāo)準(zhǔn)的發(fā)展和完善，邊界掃描測(cè)試技術(shù)已不局限于集成電路自身的測(cè)試，在模塊及系統(tǒng)級(jí)的測(cè)試中也得到了快速發(fā)展和應(yīng)用，并日趨廣泛和成熟。據(jù)相關(guān)資料介紹，這項(xiàng)技術(shù)作為美國新型航空電子設(shè)備內(nèi)建測(cè)試(BIT)采用的主要測(cè)試手段，在F-22、RAH-66、波音777等系統(tǒng)中得到成功應(yīng)用。

1.2測(cè)試性與測(cè)試性設(shè)計(jì)

在GJB 2547A—2012 《裝備測(cè)試性工作通用要求》中，測(cè)試性的定義是：產(chǎn)品能及時(shí)、準(zhǔn)確地確定其狀態(tài)(可工作、不可工作或性能下降程度)，并隔離其內(nèi)部故障的一種設(shè)計(jì)特性。測(cè)試性是在產(chǎn)品設(shè)計(jì)之初，通過測(cè)試性設(shè)計(jì)而賦予產(chǎn)品的一種固有屬性，不因外部激勵(lì)和測(cè)試方法的改變而發(fā)生變化。測(cè)試性反映的是產(chǎn)品為故障診斷提供方便的特性，其滿足測(cè)試的程度取決于測(cè)試性設(shè)計(jì)，通過有效的測(cè)試性設(shè)計(jì)能夠提高產(chǎn)品自診斷和外部診斷能力，從而方便有效地確定產(chǎn)品狀態(tài)和進(jìn)行隔離故障。

邊界掃描技術(shù)的測(cè)試性設(shè)計(jì)的主要特點(diǎn)。

1)測(cè)試性設(shè)計(jì)方案標(biāo)準(zhǔn)化程度高，有標(biāo)準(zhǔn)器件支撐，可得到各種相關(guān)資源的支持。

2)有效減少了測(cè)試引線，可實(shí)現(xiàn)數(shù)字、數(shù)?；旌想娐泛蛿?shù)字網(wǎng)絡(luò)測(cè)試，可實(shí)現(xiàn)在線檢測(cè)。

3)利用多模板測(cè)試維護(hù)總線可實(shí)現(xiàn)板級(jí)、組合級(jí)測(cè)試性設(shè)計(jì)。

4)利用邊界掃描描述語言(BSDL)支持，故障檢測(cè)率高，直接診斷到元器件。

5)為測(cè)試而附加的元器件少，給被測(cè)試單元(UUT)固有可靠性帶來的負(fù)面影響小。

6)與當(dāng)前裝備數(shù)字化、智能化、網(wǎng)絡(luò)化發(fā)展趨勢(shì)相適應(yīng)。

7)與當(dāng)前大規(guī)模、超大規(guī)模集成電路的應(yīng)用相適應(yīng)。

2 邊界掃描技術(shù)與電路板的設(shè)計(jì)研發(fā)[2]

為了順利地實(shí)現(xiàn)邊界掃描的可測(cè)試性，在產(chǎn)品研發(fā)階段，需考慮以下幾個(gè)方面。

2.1元器件的選型

元器件的選用，優(yōu)先考慮符合以下要求的器件。

1)兼容IEEE 1149.1標(biāo)準(zhǔn)。

2)支持強(qiáng)制的SAMPLE/PRELOAD，EXTEST 和BYPASS 指令，支持可選的HIGHZ IDCODE 指令。

3)CPLD 器件兼容IEEE 1532標(biāo)準(zhǔn)。

4)具有獨(dú)立的而不是雙功能的邊界掃描端口。

2.2掃描鏈布局

掃描鏈的合理布局，能夠簡(jiǎn)化測(cè)試過程，提高測(cè)試效率，在布局時(shí)需考慮以下幾個(gè)方面。

1)邊界掃描端口的方便可達(dá)。優(yōu)先考慮將掃描端口引到主邊緣連接器，減少電路板上有限的空間占用。連接器使用率高，不能提供需要的引腳時(shí)，要保證測(cè)試數(shù)據(jù)輸入(TDI)、測(cè)試數(shù)據(jù)輸出(TDO)、測(cè)試時(shí)鐘輸入(TCK)和測(cè)試模式選擇(TMS)4個(gè)基本端口能夠方便地連接。

2)合理分區(qū)。不同廠商的器件，分配到不同的掃描鏈中，保證器件和配置軟件的良好匹配，不同電壓供電的器件，分配到不同的掃描鏈中。

3)控制掃描鏈的長(zhǎng)度。在結(jié)合自動(dòng)測(cè)試設(shè)備(ATE)進(jìn)行綜合測(cè)試時(shí)，單個(gè)掃描鏈需要的測(cè)試向量長(zhǎng)度，應(yīng)在選用的ATE能夠提供的測(cè)試向量的長(zhǎng)度范圍之內(nèi)。

4)信號(hào)的阻抗匹配。對(duì)于TCK高于10 MHz時(shí)，需要通過增加RC網(wǎng)絡(luò)或串接電阻，調(diào)整匹配阻抗和抑制反射。

5)信號(hào)的緩沖。通過使用緩沖器(如54244)，提高邊界掃描輸入信號(hào)的驅(qū)動(dòng)能力，根據(jù)緩沖器和邊界掃描器件間導(dǎo)線的長(zhǎng)度，合理設(shè)置負(fù)載個(gè)數(shù)。

2.3對(duì)非邊界掃描元器件的控制

對(duì)非邊界掃描邏輯控制信號(hào)的訪問：為了防止測(cè)試時(shí)的信號(hào)競(jìng)爭(zhēng)導(dǎo)致器件損壞或測(cè)試不可靠，非邊界掃描器件的控制信號(hào)必須連到邊界掃描單元，以實(shí)現(xiàn)對(duì)該器件的非使能控制。

時(shí)鐘信號(hào)的控制，有時(shí)需要對(duì)同步存儲(chǔ)器讀寫的時(shí)鐘信號(hào)進(jìn)行控制，用測(cè)試時(shí)鐘替代或?qū)r(shí)鐘關(guān)斷。

對(duì)連接器的測(cè)試，可將連接器的引腳接至邊界掃描器件的掃描單元，通過在連接器上外接的短接器，實(shí)現(xiàn)直通測(cè)試。

3 邊界掃描技術(shù)在電路板檢測(cè)時(shí)的應(yīng)用

邊界掃描技術(shù)對(duì)于含有支持邊界掃描功能的器件的電路板的測(cè)試，是一種快速有效的方法，但是由于受到電路板結(jié)構(gòu)的限制，在實(shí)際應(yīng)用有一定的局限性，通過采取一定的技術(shù)手段，打破這種局限性，能夠提高邊界掃描技術(shù)測(cè)試時(shí)的故障覆蓋率和隔離率。

3.1邊界掃描技術(shù)在復(fù)雜電路板檢測(cè)時(shí)的局限性[3]

常見的包含邊界掃描器件的復(fù)雜電路板核心功能由一只或幾只支持邊界掃描功能的復(fù)雜邏輯或功能器件構(gòu)成，由于軍用設(shè)備工作的環(huán)境相對(duì)惡劣，為提高其可靠性，電路板上核心器件與機(jī)箱總線之間往往有一些非邊界掃描器件網(wǎng)絡(luò)作為緩沖，直接與電路板的邊緣連接器相連，如圖1所示。

圖1 復(fù)雜電路板的一般結(jié)構(gòu)圖

復(fù)雜電路板的一般結(jié)構(gòu)中，邊界掃描器件及其關(guān)聯(lián)器件構(gòu)成一個(gè)相對(duì)獨(dú)立的網(wǎng)絡(luò)，關(guān)聯(lián)器件的部分引腳可以從邊緣連接器到達(dá)，其狀態(tài)能夠通過邊緣連接器來獲取或改變；而另一部分引腳連接在邊界掃描鏈路上(見圖2)，并且其狀態(tài)與邊界掃描器件核心邏輯相關(guān)，但是其狀態(tài)能夠通過邊界掃描鏈路來獲取或改變。

要達(dá)到電路板測(cè)試要求的故障覆蓋率和隔離率，必須能夠注入有效的激勵(lì)和獲取相應(yīng)的響應(yīng)。通過邊緣連接器和邊界掃描鏈路，均能獲取部分信息，也能夠通過這些信息分析電路板的某些工作狀態(tài)，在實(shí)際工作時(shí)，由于關(guān)聯(lián)器件與邊界掃描接口和邊緣連接器相連的兩部分引腳的狀態(tài)往往存在相互依賴的邏輯或時(shí)序關(guān)系，但這種關(guān)系由于邊界掃描和ATE信號(hào)的不同步，難以反映出來，也就難以發(fā)現(xiàn)潛在的故障，不能滿足預(yù)定的故障覆蓋率和隔離率的要求。

3.2通過構(gòu)建掃描鏈路實(shí)現(xiàn)電路板的全面測(cè)試

從上面的分析，可以看到，如果能夠解決邊界掃描和ATE信號(hào)的同步問題，將通過邊界掃描鏈路和邊緣連接器得到的電路板狀態(tài)信息統(tǒng)籌處理，就能夠?qū)崿F(xiàn)電路板的全面測(cè)試。

實(shí)現(xiàn)同步的方法有2種，一種是將邊界掃描鏈路和邊緣連接器均連接到ATE的數(shù)字測(cè)試端口(見圖3)，用ATE來模擬邊界掃描信號(hào)，從原理上來講，方法簡(jiǎn)單方便，能夠?qū)崿F(xiàn)ATE和邊界掃描嚴(yán)格的同步，便于數(shù)據(jù)的交換和使用，在此基礎(chǔ)上，結(jié)合使用LASAR(邏輯自動(dòng)激勵(lì)與響應(yīng))等電路仿真軟件，能夠精準(zhǔn)地定位故障部位[4]，包括邊界掃面器件和外圍的非邊界掃描器件(一般被稱為CLUSTER)，故障覆蓋率和故障隔離率較高，美國泰瑞達(dá)公司的victory邊界掃描測(cè)試方案是這種方法的代表，這種方法需要特定的ATE和測(cè)試軟件，在現(xiàn)有的ATE上實(shí)現(xiàn)比較困難。

實(shí)現(xiàn)同步的另一種方法是，將邊緣連接器上所有與器件連接的引腳，通過一個(gè)或數(shù)個(gè)支持邊界掃描的器件，構(gòu)成邊界掃描掃描鏈路，通過這個(gè)增加的鏈路，來激勵(lì)電路板上與邊緣連接器相連器件，并獲取器件的響應(yīng)。如果考慮嚴(yán)格的時(shí)序，則可以將增加的鏈路和電路板上原有的鏈路“串接”起來，實(shí)現(xiàn)所有信號(hào)的同步發(fā)送和接收，如圖4所示。

圖3 測(cè)試同步實(shí)現(xiàn)方法一

圖2 邊界掃描器件及關(guān)聯(lián)器件的連接圖

圖4 測(cè)試同步實(shí)現(xiàn)方法二

通過增加2個(gè)邊界掃描器件，將所有邊緣連接器上的信號(hào)融合到邊界掃描鏈路中，通過邊界掃描軟件，透過邊界掃描單元，方便地激勵(lì)關(guān)聯(lián)器件并讀取其響應(yīng)。當(dāng)然，關(guān)聯(lián)器件之間還會(huì)存在一些相互連接，這些節(jié)點(diǎn)通過邊界掃描鏈路無法控制或獲取其狀態(tài)，但是，這些連接往往只有簡(jiǎn)單的一級(jí)或兩級(jí)簡(jiǎn)單邏輯關(guān)系，在原始輸入已知的情況下，使用多用表或示波器等簡(jiǎn)單工具，結(jié)合電路結(jié)構(gòu)分析，很容易判斷這些節(jié)點(diǎn)狀態(tài)是否正確。

4 結(jié)束語

含有FPGA、CPLD等大規(guī)模且支持邊界掃描技術(shù)的電路板，應(yīng)用邊界掃描技術(shù)進(jìn)行測(cè)試是一種有效的故障診斷定位手段。在實(shí)際的使用過程中，根據(jù)電路結(jié)構(gòu)，設(shè)計(jì)適配器，將邊緣連接器上的信號(hào)融合到邊界掃描鏈路中，能夠極大地提高電路測(cè)試的完備性，有效完成故障的檢測(cè)和隔離。如果通過研制專門的軟件，將邊界掃描的串行數(shù)據(jù)，變成并行數(shù)據(jù)，則可以將數(shù)據(jù)輸入到LASAR仿真軟件中，進(jìn)行激勵(lì)的有效性評(píng)價(jià)，并且提高故障定位的自動(dòng)化程度。

[1] 趙紅軍，楊日杰，崔坤林. 邊界掃描測(cè)試技術(shù)的原理及應(yīng)用[J].現(xiàn)代電子技術(shù)，2005(11)：20-24.

[2] 田仲，石君友.系統(tǒng)測(cè)試性設(shè)計(jì)分析與驗(yàn)證[M].北京：北京航空航天大學(xué)出版社，2003.

[3] 陳巖申，王新洲，張波.基于FPGA的電路板自動(dòng)測(cè)試技術(shù)研究[J] . 計(jì)算機(jī)測(cè)量與控制，2010(7)：1500-1502.

[4] 王新洲，張波.FPGA器件構(gòu)成的復(fù)雜電路板的自動(dòng)測(cè)試[C].宜昌:第十二屆全國測(cè)試與故障診斷技術(shù)研討會(huì)論文集，2011.

Boundary scanning is an effective measure for the test and maintenance of the complicated circuit board.But the technique is restricted in some degree because of the limitation of the tested circuit board structure.In this paper,a measure is put forward together with the course described.An adapter is designed and all the data on edge connector are mixed into the link circuit of boundary scanning,which can raise the completeness of circuit board testing and achieve fault testing and segregation effectively.

boundary scanning;testability;fault testing;fault position

U672

10.13352/j.issn.1001-8328.2015.06.005

陳寶華(1976-)，男，山東沂南人，工程師，碩士，主要從事雷達(dá)裝備維修保障方面的工作。

2015-06-16