吳熙文

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

LDO類IC基準項測試及熔絲修調(diào)方法探討

吳熙文

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

LDO類IC（低壓差線性穩(wěn)壓器）作為新一代集成電路穩(wěn)壓器，以其低噪聲、高電源抑制比、低成本、高效率等特性，目前正廣泛應用于各種供電系統(tǒng)中。輸出電壓（基準值）作為低壓差線性穩(wěn)壓器最重要的參數(shù)是測試過程中最為重要也是最為關注的一項。在CP測試時，一旦輸出電壓因各種原因出現(xiàn)了偏差，將造成難以挽回的后果。探討了提高LDO類IC基準值測試精度的一些方法。

低壓差線性穩(wěn)壓器；基準值；CP測試；測試精度

1　引言

片地）、VIN（芯片輸入端）和VOUT（芯片輸出端），其工作外圍也非常簡單，即在芯片輸入端和輸出端分別對地加一個小電容即可（如圖1所示的CIN和COUT）。這兩個電容起到退耦降噪的作用，可以減小輸入和輸出端的紋波，保證輸出端穩(wěn)定。由于電容的ESR對輸出紋波有很大的影響，為減小這一影響帶來的測試誤差，在選用電容時，最好根據(jù)客戶提供的測試手冊要求選用合適ESR值的電容。一般來說，未在內(nèi)部添加零點的典型LDO所選ESR的范圍在100 mΩ～5 Ω，最好采用鉭電容；在IC內(nèi)部已有補償零點的LDO所選的ESR應盡量小，最好采用貼片或者陶瓷電容；鋁電解電容的ESR隨溫度變化較大，所以一般不推薦使用。另外，在設計PCB板時，電容應盡量靠近芯片，避免因為長走線產(chǎn)生的容性、感性以及電容能力的衰減等對芯片輸出端的影響，

在測試LDO類IC的基準值時，測試人員經(jīng)常會遇到測試值不穩(wěn)定、有偏差、線性度差以及燒絲效率低、誤燒等一系列問題，這些問題一旦不能及時發(fā)現(xiàn)將造成巨大的損失。采用合適的外圍元器件、合理的PCB布線以及恰當?shù)某绦蚓帉懛椒ㄓ兄跍p少甚至消除上述問題帶來的損失。

2　基準初始值的測試

2.1LDO類IC電容的選取

LDO類IC通常只有3個引腳，分別為GND（芯防止誤測或測試不穩(wěn)的現(xiàn)象出現(xiàn)。

圖1　LDO類IC常見原理圖（VIN為輸入端，VOUT為輸出端，VSS為芯片地）

2.2LDO類IC輸出端的布線

LDO類IC輸出基準值的測試方法通常為：在芯片輸入端施加一個工作電壓，以提供輸出端所需能量和芯片損耗（通常很?。?，并在芯片輸出端接適當阻值的電阻作為負載或使用測試機拉載（本文中均討論采用測試機拉載的情況），測試輸出端的電壓值。在理想情況下，從測試機讀取的輸出端的電壓值即為芯片的輸出基準值，但是考慮到探針與芯片之間的接觸電阻以及從測試機測量源到探卡之間引線電阻的存在，從測試機讀取的輸出電壓值與芯片的實際基準值之間存在偏差［1］。如果需要測試較大拉載（幾十甚至幾百毫安輸出電流）時的輸出電壓，如測試芯片輸出電壓的線性度時，該偏差可能達到幾十甚至幾百毫伏，這對于測試的精度是極為不利的。為了避免因各種阻抗引起的輸出基準測量誤差，在設計探卡布線時可采用開爾文四線連接法，如圖2所示。開爾文四線連接法的優(yōu)點是可以消除引線和探針上的小電阻對測試的影響，具體連接方法為：從輸入端、輸出端以及芯片地的PAD上分別引出兩根探針作為激勵線（FORCE端）和檢測線（SENSE端），激勵線上連接電容等外圍元器件最后連接到測試機測量源的FORCE端給芯片施加相應的電壓或電流，檢測線直接連接到測試機測量源的SENSE端，用以測量所需參數(shù)。因為測試機測量源的SENSE端阻抗非常高，通常在兆歐級別以上，所以檢測線上通過的電流幾乎為零，即芯片輸出端和測試機測量源之間因外圍各種阻抗引起的電勢降幾乎為零，可以忽略不計，也就是說從測試機讀取的電壓值即為芯片實際輸出電壓基準值。

圖2　開爾文四線連接法（圖中OVC_A2S、PVC_A1S為測試機測量源的SENSE端，OVC_A2F、PVC_A1F為測試機測量源的FORCE端）

3　熔絲的修調(diào)

在測得芯片輸出基準值（初始值）以后，通常需要根據(jù)該基準值對芯片進行燒熔絲修調(diào)，使得芯片的輸出基準電壓盡量靠近目標值。

3.1兩種燒熔絲方案

燒熔絲的過程為：給熔絲兩端施加一定的電勢差，讓熔絲內(nèi)部通過一個較大電流并產(chǎn)生瞬間高溫熔斷熔絲。電勢差的來源有兩種，一種為測試機直接提供，另一種為充電后的大電容兩端壓差，原理圖見圖3、圖4。采用測試機供能燒熔絲的修調(diào)過程為，PVC_H1通道提供高電勢，閉合K0繼電器以及所需熔斷熔絲的繼電器（以a1、b1之間的熔絲為例，需閉合K0和K1），熔絲兩端形成電勢差將熔絲熔斷。采用電容供能燒熔絲的修調(diào)過程為，PVC_H1通道首先給電容充電，等待一定時間后，閉合K0繼電器，電容的兩端連接到熔絲的兩端，再閉合所需熔斷熔絲的繼電器，電容放電將熔絲熔斷。兩種方案各有優(yōu)缺點，采用測試機供能燒熔絲的優(yōu)點為可以較為方便地控制輸出電流的鉗位值，防止因瞬間電流過大燒壞芯片；而缺點為測試機放電能力較弱，并且上電過程不是瞬間上電，電壓值的逐漸上升可能引起熔絲熔斷不徹底，導致熔絲后的基準值出現(xiàn)偏差，這種方案適用于熔絲電阻較?。ㄒ话銥榻饘偃劢z，阻值在10 Ω左右）的情況。采用電容供能燒熔絲的優(yōu)點為瞬間上電，不存在電壓值逐步上升的過程；缺點為可能存在的瞬間高電流燒壞芯片，這種方案適用于熔絲電阻較大（一般為多晶硅熔絲，阻值在幾百歐姆左右）的情況。需要注意的一點是，在采用測試機供能燒熔絲時，最好將芯片其他管腳與測試機的源斷開以防止熔絲修調(diào)對芯片本身的影響；而采用電容供能燒熔絲則不需要斷開，因為電容地與芯片地是相互隔離、互不影響的。

圖3　測試機直接供能燒熔絲

圖4　開關繼電器給電容充電再用電容供能燒熔絲

3.2熔絲修調(diào)程序的編寫

通常情況下，每一段熔絲熔斷后基準值的變化為一定值，因此我們可以根據(jù)熔斷不同熔絲段的基準變化值列出一張熔絲表，如表1所示。根據(jù)測得的初始值由查表法即可得出所需熔斷的熔絲段。如測得的初始值為0.602 V，查表得所需熔斷的熔絲為F2-F3之間，熔絲熔斷后基準值會變化10.31 mV，最終的基準值變?yōu)?.592 V。查表法的優(yōu)點在于簡單直觀，通過改變?nèi)劢z初始值所在區(qū)間對應的熔絲段，我們可以很方便地對熔絲后的基準值進行微調(diào)，使之更接近目標值；缺點在于，在熔絲較多的情況下，需要很多的判斷語句來判斷初始值所在的區(qū)間，相對比較繁瑣，并且如果不同批次之間同一段熔絲所修正的值存在微小波動或者同一段熔絲所修正的值與初始值成比例關系，則在不同批次之間需要不斷修改熔絲表，存在質(zhì)量隱患。

表1　某LDO產(chǎn)品的熔絲表

如果同一段熔絲所修正的值與初始值成比例關系，如表2所示，我們可以采用計算差值法進行燒熔絲?？梢宰⒁獾阶钚∫欢稳劢z的變化值為初始值的1/75，其他幾段熔絲的變化值分別為初始值的2/75、4/75、8/75和16/75。如果將表2左側(cè)的0、1（也就是熔絲的熔斷情況）按照權值排列起來，組成一個二進制數(shù)，即為目標值與初始值差值對最小熔絲變化值的倍數(shù)。如表2中第5行，5段熔絲按照權值排列為00011，也就是十進制的3，即為表中右側(cè)Vout實際變化值對最小熔絲變化值的倍數(shù)。

表2　同一段熔絲所修正的值與初始值成比例關系

具體計算方法如下：

CODE［0］=（75×（ Vtarget-VOUT_BE［0］））/VOUT_BE［0］；

/*計算熔絲變化值對最小一段熔絲分辨率的倍數(shù)，也就是表2中（Vo/75）后所乘的系數(shù)*/

if（CODE［0］＜0||CODE［0］＞36）｛CODE［0］=0；｝

//排除不需要修調(diào)的情況，即初始值大于目標值或初始值過小

if（（VOUT_BE［0］＞2.980）&&（VOUT_BE［0］＜3.030）） ｛CODE［0］=0；｝

//排除不需要修調(diào)的情況，即初始值在目標值范圍內(nèi)

k1=（int）（CODE［0］）； //將倍數(shù)取整

f11［0］=k1&0x01；

f12［0］=k1&0x02；

f13［0］=k1&0x04；

f11［0］～f15［0］

f14［0］=k1&0x08；

/*將倍數(shù)改為二進制，對應表2中左側(cè)每一段熔絲的熔斷情況，并將每一位的值分別保存在這5個數(shù)組中*/

f15［0］=k1&0x16；

if（f11［0］＞0）｛Tde［0］=1；｝ /*判斷每一段熔絲是否需要熔斷*/

if（f12［0］＞1）｛Tcd［0］=1；｝

if（f13［0］＞3）｛Tbc［0］=1；｝

if（f14［0］＞7）｛Tab［0］=1；｝

if（f15［0］＞15）｛Tva［0］=1；｝

｝

這種算法在修調(diào)熔絲變化值與初始值成正比關系的情況下能夠省去查表法中大量的判斷語句，降低出錯率，可維護性好，并且只需改變Vtarget的值即可修改熔絲目標值，方便版本之間的切換。

4　總結(jié)

LDO類IC測試方案和測試外圍雖然簡單，測試過程中可能遇到的問題卻非常多。本文中提及的電容選取、PCB板的開爾文四線法布線以及熔絲修調(diào)時采用的差值計算法等可以在很大程度上提高測試精度、簡化測試程序并提高測試效率。在測試過程中還有許多本文沒有提及到的注意事項和測試方法（如在輸出端適用放大器，將基準電壓放大一定倍數(shù)后測量也可有效減小外圍阻抗的影響等），有待在今后的工作中慢慢發(fā)掘和繼續(xù)探索。

［1］曹會賓.低壓差線性穩(wěn)壓器（LDO）淺談［EB/OL］. http：// m.eet-cn.com/ART_8800426160_628868_TA_10084d80. HTM［2006-7-25］.

The Exploration of LDO Class IC Output Voltage Test and Fuse Trimming Method

WU Xiwen
（China Electronics Technology Group Corporation No.58 Research Institute， Wuxi 214035， China）

Low dropout regulator（LDO） is widely used in various of power supply systems for its feathers like low noise， high PSRR， low cost and high efficiency. The output voltage is the most important parameter of the test. The deviation of the output voltage during the test may cause irreparable consequences. The paper discusses about some ways of improving the precision of output voltage of low dropout regulator.

low dropout regulator； reference； wafer test； precision

TN407

A

1681-1070（2015）12-0008-04

吳熙文（1989—），男，江蘇無錫人，2013年畢業(yè)于南京航空航天大學航空結(jié)構(gòu)測試技術專業(yè)，現(xiàn)在中國電子科技集團公司第58研究所從事集成電路測試技術研究工作，主要研究方向為模擬電路的測試技術。

2015-7-2