劉偉

摘要：平板顯示器因尺寸、清晰、外形輕薄等優(yōu)勢，使其逐步成為電視等視頻顯示設(shè)備的顯示終端。出于我國對平板顯示器數(shù)字視頻后處理芯片的開發(fā)需求，本次研究對基于SDRAM控制器的DTV100視頻后處理芯片的設(shè)計(jì)方案、相關(guān)技術(shù)指標(biāo)以及軟件實(shí)現(xiàn)方法進(jìn)行分析，該設(shè)計(jì)方案以經(jīng)濟(jì)性、功能性等為原則根據(jù)規(guī)范制定芯片設(shè)計(jì)流程，以0.25um CMOS工藝技術(shù)實(shí)現(xiàn)視頻處理集成電路。和同類芯片相比，此種芯片在性能、投入等方面更為優(yōu)良，能夠滿足預(yù)期設(shè)計(jì)標(biāo)準(zhǔn)。

關(guān)鍵詞：平板顯示器；電視數(shù)字視頻后處理芯片；設(shè)計(jì)；實(shí)現(xiàn)

中圖分類號：TP311 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-3044（2015）21-0173-02

Design and Implementation of Post-processing Chip Flat-panel Televisions With Digital Video

LIU Wei

（MacroSilicon Technology Co.，Ltd. Hefei 230088，China）

Abstract： flat panel displays due to size， clear， thin appearance and other advantages， it gradually became a TV and other video display terminal equipment. After China's flat-panel display for digital video processing chip development needs of the present study was analyzed based on the video after DTV100 SDRAM controller design processing chip， the relevant technical specifications and software implementation， the design of programs to the economy， functionality as the chip design process based on the principle of developing specifications to 0.25μmCMOS technology for video processing integrated circuit. And compared to similar chips， such chips more excellent performance， investment， etc.， to meet the expected design criteria.

Key words： flat panel displays； after TV digital video processing chip； design； realization.

平板數(shù)字電視是目前電視的發(fā)展趨勢，然而彩電行業(yè)在由以往CRT陰極射線管向平板電視發(fā)展的過程中，我國并未抓住數(shù)字視頻技術(shù)的發(fā)展機(jī)遇，在包括顯示主板以及處理芯片等技術(shù)方面與發(fā)達(dá)國家相比均存在一定差距，現(xiàn)階段平板數(shù)字電視的后處理芯片主要是由進(jìn)口自歐美、日韓等國。因此為提升我國彩電業(yè)的市場競爭力，應(yīng)積極對平板數(shù)字電視的核心芯片進(jìn)行研發(fā)。以下本文就對基于SDRAM控制器的DTV100視頻后處理芯片的設(shè)計(jì)方案、相關(guān)技術(shù)指標(biāo)以及軟件實(shí)現(xiàn)方法進(jìn)行探討，力求帶動我國彩電業(yè)發(fā)展，具體如下。

1 芯片結(jié)構(gòu)

本文研究的DTV100后處理芯片其主要功能為利用視頻圖像處理與數(shù)字視頻技術(shù)，實(shí)現(xiàn)對普通視頻信號、高清信號以及計(jì)算機(jī)視頻信號的格式轉(zhuǎn)換、掃描、三維降噪、升幀、畫質(zhì)改善、以及視頻縮放等功能，從而可實(shí)現(xiàn)不同信號源與器件間的有效連接，并消除畫面中的閃爍及色串等情況，提升畫面品質(zhì)與清晰度。其主要結(jié)構(gòu)見圖1。

DTV100芯片秩序通過內(nèi)部SDRAM控制器實(shí)現(xiàn)三維降噪、升幀、去隔行、3：2電影模式處理等操作，不但有效減少I/0管腳，同時還大大降低了成本。

2 芯片主要技術(shù)指標(biāo)

①兼容ITU656格式的YUV隔行信號、計(jì)算機(jī)信號、高清YPbPr等視頻信號。②自適應(yīng)降噪與運(yùn)動補(bǔ)償。③芯片的幀頻轉(zhuǎn)換以及輸入等致使均轉(zhuǎn)換成60Hz進(jìn)行逐行掃描。④實(shí)現(xiàn)3：2電影模式自動檢測與處理。⑤可實(shí)現(xiàn)垂直及水平兩個方向的獨(dú)立視頻縮放。⑥可實(shí)現(xiàn)包括伽馬校正、改善色度、細(xì)節(jié)增強(qiáng)等高畫質(zhì)的處理及改善工作。⑦嵌入OSD引擎以及MCU8051核。⑧可實(shí)現(xiàn)芯片自測試功能以及對比演示。

3 芯片的設(shè)計(jì)與關(guān)鍵技術(shù)的實(shí)現(xiàn)

3.1 芯片設(shè)計(jì)流程

本次研究的DTV芯片以由上至下的ASIC流程進(jìn)行設(shè)計(jì)，具體設(shè)計(jì)流程見下圖。

芯片的前端設(shè)計(jì)包括系統(tǒng)規(guī)格設(shè)計(jì)方案、子模塊算法設(shè)計(jì)、聯(lián)合仿真、時序驗(yàn)證、FPGA驗(yàn)證、ASIC綜合以及硬件實(shí)現(xiàn)等幾個方面。后端設(shè)計(jì)包括方案優(yōu)化、布局布線設(shè)計(jì)、仿真驗(yàn)證以及芯片加工制造等。芯片采用0.25μmCMOS工藝進(jìn)行設(shè)計(jì)，芯片版圖面積為16.1平方毫米。邏輯電路共100萬門，功耗設(shè)計(jì)為0.9w，以PQFP208工藝封裝。

3.2 三維自適應(yīng)降噪技術(shù)

3.2.1 技術(shù)的設(shè)計(jì)框架

為了能夠有效減少視頻畫面里的色傳及高斯噪聲等現(xiàn)象，該芯片采用三維自適應(yīng)降噪技術(shù)，此種技術(shù)原理是通過SDRAM進(jìn)行上一幀圖像信息的儲存，再將當(dāng)前幀數(shù)和上一幀數(shù)進(jìn)行對比，取得幀差。視頻輸入模塊需要先通過運(yùn)動檢測器對噪聲進(jìn)行預(yù)先檢測，將檢測結(jié)果作為控制降噪因子K值。檢測器借助幀差對正在進(jìn)行的幀圖進(jìn)行靜止與運(yùn)動的區(qū)分，邊緣檢測器需要對現(xiàn)圖像進(jìn)行細(xì)致檢測，將檢測結(jié)果作為降噪音質(zhì)K值，Din與Dfd分別為輸入幀與反饋幀，利用降噪因子K加權(quán)平均，得到Dout，當(dāng)?shù)贸龃藬?shù)值的同時，將其存入SDRAM中，原理可用公式（1）表示：

Dout=KDin+（1-k）Dfd （1）

3.2.2 技術(shù)實(shí)現(xiàn)

算法硬件實(shí)現(xiàn)間圖2，以行存為輸入幀，并在SDRAM中讀取反饋幀，并均作流水線儲存，一次利于之后的檢測及降噪因子選取。噪聲水平與K值呈反比，k值越大，視頻圖像運(yùn)動也越為劇烈。通常情況下，視頻圖像中靜止的區(qū)域k值應(yīng)當(dāng)在0.1-0.5之間，運(yùn)動的區(qū)域K值取0.5-0.8。分別處理亮度、色度時，為了在不同視頻場景下進(jìn)行相應(yīng)的色串與降噪處理，其K值的選取也是不同的。

3.3 視頻縮放技術(shù)

3.3.1 視頻縮放的計(jì)算

為了有效解決不同分辨率時的視頻圖像失真問題，提出了基于雙線性差值法的視頻縮放技術(shù)，來解決圖像在不同大小下失真問題。雙線性差值法的公式如下。

（2）

注：公式（2）中V（i，j）是（i，j）點(diǎn)像素值，d為（I，j）點(diǎn)與（i，j）點(diǎn)間的距離。

先假設(shè)垂直縮放因子為m/n，將原圖像與縮放后的圖像中的某一部分截取，以原圖像中的m個點(diǎn)（即縮放后圖像中的n個點(diǎn)）設(shè)為一個循環(huán)，并在原圖像中設(shè)立坐標(biāo)系，假設(shè)原圖像的像素均為邊長1的格點(diǎn)，那么縮放后圖像的格點(diǎn)則為m/n，同時兩端像素點(diǎn)的距離邊緣也將變?yōu)?/2，與m/2n，那么縮放后的某一像素點(diǎn)在原圖像中對應(yīng)的坐標(biāo)則為：

3.3.2 設(shè)計(jì)的實(shí)現(xiàn)

本次研究的DTV100視頻后處理芯片通過上述算法實(shí)現(xiàn)視頻縮放，具體的硬件實(shí)現(xiàn)框架見下圖。

寫控制模塊中根據(jù)垂直縮放或水平縮放，即行或點(diǎn)的順序?qū)⒃瓐D像數(shù)據(jù)寫入SDRAM，設(shè)每8行（或點(diǎn)）為一循環(huán)，比例映射模塊將縮放比例等參數(shù)帶入到公式（5）中，以輸入行場為i值，縮放比例為d值，生成的輸出有效信號，以此控制接下來的單元數(shù)據(jù)的寫入與讀取。并讀取存入SDRAM存儲器的數(shù)據(jù)，根據(jù)有效信號與數(shù)據(jù)，生成讀地址，之后將計(jì)算所需要的V（i，j）與V（i+1，j）同時讀取。再將比例映射模塊得出的d值及讀取模塊帶入到公式（2），得出由原圖像按比例縮放的圖像。

3.3.3 性能測試

將次新品與同類芯片進(jìn)行性能比較，結(jié)果顯示，其性能具有一定優(yōu)勢，并可代替國外同類進(jìn)口產(chǎn)品，具體見表1。

此芯片經(jīng)測試，其工作時鐘能夠達(dá)到120MHz，兼容高清、標(biāo)清以及計(jì)算機(jī)等不同信號的處理，并可滿足預(yù)期功能要求指標(biāo)。在性價比、與動補(bǔ)償、視頻縮放、清晰度等方面都顯示出了良好的性能，并可代替同類國外進(jìn)口產(chǎn)品，且造價顯著低于同類進(jìn)口產(chǎn)品，值得推廣。

4 結(jié)束語

為提升我國彩電業(yè)的市場競爭力，需要積極對平板數(shù)字電視的核心芯片進(jìn)行研發(fā)，基于此種目的，本文對基于SDRAM控制器的DTV100視頻后處理芯片展開分析，首先以芯片結(jié)構(gòu)與主要性能指標(biāo)作為切入點(diǎn)，之后從芯片設(shè)計(jì)流程、三維自適應(yīng)降噪技術(shù)及其實(shí)現(xiàn)、視頻縮放技術(shù)及其實(shí)現(xiàn)以及性能測試等幾個方面對平板電視數(shù)字DTV100視頻處理芯片的設(shè)計(jì)與實(shí)現(xiàn)展 開較為深入的探討，希望能為相關(guān)人士提供些許參考。

參考文獻(xiàn)：

[1] 魏先政，李風(fēng)志，秦盼，等. 基于FPGA的AVS視頻解碼芯片驗(yàn)證平臺設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用，2012（1）：38-40.

[2] 陳星，史再峰，姚素英，等. 基于類定向測試的多制式視頻后處理芯片驗(yàn)證[J]. 計(jì)算機(jī)工程，2012（15）：251-253+257.

[3] 徐嵬，包蕾敏，馬效愚，等. 平板電視接收機(jī)電磁兼容測試要求及項(xiàng)目驗(yàn)證[J]. 電視技術(shù)，2013（8）：90-96.

[4] 霍宏艷，韓天鵬，徐嵬，等. 平板電視標(biāo)準(zhǔn)換版及強(qiáng)制性產(chǎn)品認(rèn)證要求解析[J]. 電視技術(shù)，2013（14）：93-95.

[5] 趙德偉，王永超. 基于多DSP與FPGA的視頻處理平臺硬件設(shè)計(jì)[J]. 電視技術(shù)，2014（09）：75-80， 143.

[6] 卓城良，武彤，曾永玲，等. 對JJF1261.7-2013平板電視能源效率標(biāo)識計(jì)量檢測規(guī)則的解讀與思考[J]. 中國計(jì)量，2014（7）：126-127.

[7] 劉輝聰，孟海波，李華偉，等. 一款用于多媒體處理的異構(gòu)多核系統(tǒng)芯片的可測試性設(shè)計(jì)[J]. 中國科學(xué)：信息科學(xué)，2014（10）：1239-1252.