史秀花， 劉 凱， 王志誠

（上海無線電設(shè)備研究所，上海200090）

0 引言

在軟件無線電的數(shù)字信號處理過程中，數(shù)字下變頻將數(shù)字中頻信號下變頻為低中頻或基帶信號，降低后續(xù)信號處理的數(shù)據(jù)率和處理量。隨著ADC采樣率和采樣精度的提高，接收機(jī)模擬數(shù)字轉(zhuǎn)換速率由兆赫茲向吉赫茲方向發(fā)展。吉赫茲采樣后的數(shù)據(jù)流對信號處理平臺的運(yùn)算速度和資源消耗提出了較高要求。

數(shù)字下變頻有三種實現(xiàn)途徑：專用數(shù)字下變頻芯片，DSP芯片編程和FPGA 編程實現(xiàn)［1］。由于FPGA具有軟硬件信號處理、硬件可重構(gòu)、配置靈活、I／O速度快和便于實現(xiàn)并行處理等優(yōu)勢，已成為數(shù)字下變頻的常用方法。當(dāng)前FPGA 器件對吉赫茲采樣后的信號直接進(jìn)行數(shù)字下變頻時存在四個問題：一是無法用普通的I／O 引腳接收高速信號；二是采用查表法無法實現(xiàn)高速NCO；三是用作混頻器的高速乘法器無法實現(xiàn)；四是抽取濾波器中的高速乘法器和加法器無法實現(xiàn)［2］。

本文以降低信號速率為途徑對并行數(shù)字下變頻技術(shù)進(jìn)行研究，將其應(yīng)用于吉赫茲采樣下的數(shù)字下變頻。并行數(shù)字下變頻技術(shù)以多相濾波為基礎(chǔ)，將單路高速數(shù)據(jù)流經(jīng)串并轉(zhuǎn)換后分為多路低速數(shù)據(jù)流信號，然后同時對每路低速信號進(jìn)行數(shù)字下變頻。

1 數(shù)字下變頻的概念

數(shù)字下變頻的主要功能是將數(shù)字中頻信號下變頻至基帶，提供適合后續(xù)數(shù)字信號處理的信號，基本模型如圖1所示。數(shù)字下變頻可分為混頻部分和抽取濾波部分。

圖1 數(shù)字下變頻基本模型

（1）混頻

設(shè)A／D 采樣后的信號為

式中：A 為信號的幅度；f0為信號的中心頻率；n為信號的采樣序號；fs為A／D 轉(zhuǎn)換器的采樣頻率；φ 為信號的初相。

NCO 產(chǎn)生的兩路正交本振信號分別為

式中：fL0為NCO 的本振頻率。

混頻后信號的同相分量和正交分量分別為

從式（3）可以看出，混頻后的信號中不僅包括期望的基帶信號，還包括高頻分量，將混頻后的信號經(jīng)過低通濾波可得到基帶信號。另外，為了降低數(shù)字信號處理的數(shù)據(jù)率和處理量，需對信號進(jìn)行抽取處理。

（2）抽取濾波

抽取濾波的作用是降低信號的數(shù)據(jù)流速率、降低運(yùn)算量和濾除信號中的高頻分量。

在對混頻后信號抽取濾波的過程中，由于信號中含有高頻分量，采用先抽取后濾波的結(jié)構(gòu)會引起信號頻譜混疊，所以抽取濾波應(yīng)該采取先濾波后抽取的結(jié)構(gòu)。另外，為了保證信號的完整性，抽取后信號的無模糊帶寬應(yīng)該大于信號等效帶寬的二分之一。

2 高速數(shù)據(jù)流的數(shù)字下變頻

從圖1可以看出，混頻器、低通濾波的速率和A／D 采樣器的輸出速率應(yīng)該保持一致。數(shù)字下變頻一般在FPGA 中實現(xiàn)，對于吉赫茲的采樣數(shù)據(jù)，目前FPGA 器件中的乘法器速度無法與吉赫茲數(shù)據(jù)相匹配。因此，需要對A／D 采樣信號、本振信號和低通濾波器進(jìn)行多相劃分［3］。

2.1 并行數(shù)字下變頻

對于吉赫茲的采樣信號可以采用并行數(shù)字下變頻來實現(xiàn)頻譜搬移和數(shù)據(jù)流降速處理，并行數(shù)字下變頻的模型如圖2所示。

從圖2可以看出，并行數(shù)字下變頻首先將A／D 采樣數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換，即將一路數(shù)據(jù)率為fs的信號轉(zhuǎn)換為N 路數(shù)據(jù)率為fs／N 的信號。經(jīng)過串并轉(zhuǎn)換已經(jīng)將信號的采樣率降低，降低了后續(xù)處理對硬件處理速度的要求。串并轉(zhuǎn)換后的每一路低速信號分別與并行NCO 進(jìn)行混頻，再將混頻后的每一路信號送入多相濾波器濾除其中的鏡頻分量。多相濾波器輸出的同相分量和正交分量進(jìn)行相加，可得到最終基帶信號的同相分量和正交分量。

2.2 并行NCO

同相分量的本振信號可寫為

圖2 并行數(shù)字下變頻的模型

為了保證分相后多路下變頻的正確性［4］，NCO 分相后的各路信號應(yīng)該具有相同的采樣率和中心頻率，但是各路信號之間應(yīng)該具有一定的相位差。因此，分相后第i路本振信號與分相前的本振信號的關(guān)系為

式中：D 為總的分相路數(shù)。

從式（5）可以看出，分相后的每路本振信號具有相同的中心頻率和采樣率，分別為fL0和fs，而且相鄰分量之間具有相同的相位差，為

正交分量本振信號分析方法與同相分量相同，這里不再重復(fù)。

2.3 濾波器的多相結(jié)構(gòu)

設(shè)FIR 數(shù)字濾波器的沖擊響應(yīng)為h（n），則其Z變換為

對上式進(jìn)行重新組織并令n＝mD+k（m＝0，1，… ，M-1，k＝0，1，… ，D-1，N＝MD）后為［5］

式（9）即為FIR 數(shù)字濾波器的多相結(jié)構(gòu)，其網(wǎng)絡(luò)結(jié)構(gòu)圖如圖3所示。

圖3 濾波器的多相結(jié)構(gòu)

根據(jù)抽取器的對等關(guān)系［6］，將抽取環(huán)節(jié)（D 倍抽?。┮氲蕉嘞酁V波結(jié)構(gòu)當(dāng)中，可以得到基于多相分解的低通濾波器高效實現(xiàn)結(jié)構(gòu)［7］，如圖4所示。

圖4 多相濾波的高效實現(xiàn)結(jié)構(gòu)

對比圖3和圖4，可以看出：多相濾波的高效實現(xiàn)結(jié)構(gòu)中濾波器均位于抽取器后，即濾波是在降速后進(jìn)行的，可以大大降低濾波器中乘法器和加法器的處理速度。通過合理選擇抽取因子D，可以實現(xiàn)吉赫茲采樣信號的抽取濾波處理。

蔣介石對于軍權(quán)的崇尚，造成其對于黨的建設(shè)、對黨義的研究和宣傳相對較為漠視，使國民黨的意識形態(tài)宣導(dǎo)日趨貧乏無力。國民黨在三民主義意識形態(tài)的理論建構(gòu)方面，基本上毫無建樹。王子壯在日記里曾談及:“自北伐迄今已達(dá)十余載，而黨義著作之貧乏，不特未能表現(xiàn)于社會科學(xué)各方面，甚且解釋主義之著作亦寥寥可數(shù)?！?

3 仿真驗證

本文中仿真參數(shù)設(shè)置為：信號形式為線性調(diào)頻信號；信號中心頻率為2.5GHz；采樣頻率為2GHz；信號帶寬為100 MHz；信號時寬為2μs；串并轉(zhuǎn)換后的信號路數(shù)為5。使用Matlab軟件對該信號進(jìn)行并行數(shù)字下變頻仿真，仿真結(jié)果如圖5所示。

圖5（a）是A／D 采樣后信號的時域波形及頻譜，圖5（b）是并行數(shù)字下變頻后第1路信號的時域波形及頻譜，圖5（c）是并行數(shù)字下變頻后第5路信號的時域波形及頻譜，圖5（d）是經(jīng)過并行數(shù)字下變頻后信號的時域波形及頻譜。從仿真結(jié)果可以看出，使用并行數(shù)字下變頻技術(shù)可以完成吉赫茲采樣信號的下變頻和降速處理。

圖5 并行數(shù)字下變頻仿真結(jié)果

4 FPGA 硬件實現(xiàn)

根據(jù)仿真參數(shù)可知，由于A／D 采樣率為2 GHz，進(jìn)入FPGA 的數(shù)據(jù)率為2GHz，因此選擇的FPGA 芯片應(yīng)該具有快速的I／O 口。另外，選擇的A／D 采樣率為2GHz，串并轉(zhuǎn)換路數(shù)為5，串并轉(zhuǎn)換后信號的數(shù)據(jù)率為400 MHz，即FPGA需處理的數(shù)據(jù)率為400 MHz，因此應(yīng)選擇支持較高速度乘法器的FPGA 芯片。

選 擇 Xilinx 公 司 Virtex-6 系 列 的XC6VSX315T 芯片來實現(xiàn)2GHz采樣信號的并行數(shù)字下變頻進(jìn)行實物驗證，該芯片支持的最大乘法器速度為600 MHz，滿足2GHz采樣信號5路串并轉(zhuǎn)換后400 MHz數(shù)據(jù)率對乘法器速度的要求。另外，選擇的采樣精度為12bit，該芯片有24對GTX 高速I／O 口，傳輸速率高達(dá)11Gbit／s，也滿足2 GHz數(shù)據(jù)率對I／O 口傳輸速率的要求。

圖6給出了FPGA 實現(xiàn)2GHz采樣信號并行數(shù)字下變頻的原理框圖，圖中包括一個時鐘管理模塊、一個串并轉(zhuǎn)換模塊、五個下變頻模塊和八個加法器模塊。時鐘管理模塊用于產(chǎn)生400 MHz的時鐘和復(fù)位信號；串并轉(zhuǎn)換模塊用于將1 路2GHz數(shù)據(jù)率的信號轉(zhuǎn)換為5路數(shù)據(jù)率為400MHz的信號；下變頻模塊用于完成5路信號的正交變換和濾波將信號下變頻至基帶；加法器模塊用于實現(xiàn)五路數(shù)字下變頻模塊產(chǎn)生同相分量和正交分量的綜合。

圖6 并行數(shù)字下變頻程序的原理框圖

圖8給出了2GHz采樣信號并行數(shù)字下變頻的FPGA 實現(xiàn)結(jié)果的頻譜?？梢钥闯?，F(xiàn)PGA可以完成2GHz采樣信號的并行數(shù)字下變頻。

圖8 并行數(shù)字下變頻FPGA 實現(xiàn)結(jié)果的頻譜

5 結(jié)束語

本文通過對并行數(shù)字下變頻技術(shù)研究，將其應(yīng)用于吉赫茲采樣信號的數(shù)字下變頻中，并對并行數(shù)字下變頻進(jìn)行MATLAB 仿真和FPGA 實現(xiàn)，仿真和實驗結(jié)果表明并行數(shù)字下變頻可用于吉赫茲采樣信號中，支撐吉赫茲采樣技術(shù)的工程實現(xiàn)。

［1］ 郭連平，田書林，王志剛，等.并行數(shù)字下變頻中的NCO 實現(xiàn)研究［J］.儀器儀表學(xué)報，2012，33（5）：999-1004.

［2］ 陳大海，王洪，呂幼新.寬帶數(shù)字下變頻器的高效實現(xiàn)結(jié)構(gòu)［J］.電子測量與儀器學(xué)報，2008，22（5）：43-47.

［3］ 常虹，趙國慶，牛新亮.高效的寬帶數(shù)字信號化接收機(jī)設(shè)計［J］.西安電子科技大學(xué)學(xué)報（自然科學(xué)版），2010，37（3）：464-468.

［4］ 付永慶，李裕.基于多相濾波器的信道化接收機(jī)及其應(yīng)用研究［J］.信號處理，2004，20（5）：517-520.

［5］ 廉昕，姜坤，王元?dú)J，等.基于并行NCO 的寬帶數(shù)字下變頻器［J］.電子測量技術(shù)，2012，35（7）：73-77.

［6］ 楊小牛，樓才義，徐建良.軟件無線電原理與應(yīng)用［M］.北京：電子工業(yè)出版社，2006.

［7］ 王亞軍，李明.基于多相濾波的數(shù)字中頻正交相干檢波系統(tǒng)［J］.制導(dǎo)與引信，2009，30（3）：56-60.