張德華, 傅曉程, 王 晗, 王建嘉

(浙江大學(xué) 電氣工程學(xué)院, 浙江 杭州 310027)

簡易數(shù)字電感計(jì)

張德華, 傅曉程, 王 晗, 王建嘉

(浙江大學(xué) 電氣工程學(xué)院, 浙江 杭州 310027)

設(shè)計(jì)并制作了一臺(tái)簡易數(shù)字電感計(jì)。硬件由電容三點(diǎn)式振蕩電路和整形電路構(gòu)成,軟件用VHDL編寫,在Nesys3開發(fā)平臺(tái)上通過調(diào)試,并實(shí)現(xiàn)與硬件部分的對(duì)接。給出了設(shè)計(jì)過程,仿真和實(shí)測結(jié)果證明該方法避免了復(fù)雜的算術(shù)運(yùn)算,在一定精度范圍內(nèi)滿足小功率電感的測試需要。

電感測試； 電容三點(diǎn)式； FPGA； VHDL； Nexys3數(shù)字開發(fā)平臺(tái)

電感元件是電路基本元件之一,對(duì)其參數(shù)實(shí)現(xiàn)簡便精確的測量具有重要的意義[1]。目前眾多測量方案中,常見的測量方式有3類:一類是以構(gòu)成RLC諧振回路實(shí)現(xiàn)測量[2-3],該方案在測量過程中需要調(diào)整諧振點(diǎn),無法實(shí)現(xiàn)連續(xù)自動(dòng)的參數(shù)測量；第二類是基于正弦波振蕩電路[4],以測量振蕩頻率求得電感參數(shù),這類振蕩器振蕩頻率通常比較高,適合于小參數(shù)測量；第三類的測量對(duì)象是寄生電感,雜散電感等參數(shù),這些參數(shù)的測量往往需要在特定的電路環(huán)境中尋求特殊的解決辦法[5-9]。這些方法的共同點(diǎn)是需要借助CPU實(shí)現(xiàn)算術(shù)運(yùn)算[10]。本設(shè)計(jì)旨在為大二學(xué)生提供電子系統(tǒng)設(shè)計(jì)訓(xùn)練的可選方案。這一時(shí)期的學(xué)生正在接觸電路和電子技術(shù)的理論知識(shí),對(duì)可編程邏輯器件的應(yīng)用已有初步認(rèn)識(shí),能夠設(shè)計(jì)一些簡單的邏輯功能電路,但對(duì)單片微機(jī)和DSP等的應(yīng)用還不了解。因此測量方案的選擇應(yīng)與所學(xué)知識(shí)緊密結(jié)合,盡量在邏輯電路的層面解決問題,避免復(fù)雜的數(shù)學(xué)運(yùn)算。

1 設(shè)計(jì)要求

設(shè)計(jì)并制作一臺(tái)數(shù)字顯示的電感參數(shù)測試儀。

要求:

(1) 測量范圍1～10 mH；

(2) 測量精度±3%；

(3) 用4位LED數(shù)碼管顯示測量數(shù)值,單位mH。

2 方案介紹

所選擇的方案:利用電容三點(diǎn)式振蕩器(也叫考比茨振蕩器)產(chǎn)生正弦振蕩[11],測量振蕩頻率,根據(jù)振蕩頻率計(jì)算電感量。采用該方案的原因有二:

(1) 電容三點(diǎn)式振蕩器起振簡單,振蕩波形好,頻率高,適合小參數(shù)測量，并且在測量過程中不需要任何調(diào)整,能夠?qū)崿F(xiàn)電感參數(shù)的自動(dòng)測量；

(2) 經(jīng)過硬件電路的參數(shù)配置,測量結(jié)果可以通過簡單的邏輯運(yùn)算得到,只需要一片F(xiàn)PGA就可以實(shí)現(xiàn)設(shè)計(jì)要求中的全部功能。

2.1 硬件結(jié)構(gòu)

測量電路如圖1所示,可分為兩級(jí):第一級(jí)為電容三點(diǎn)式振蕩電路,正弦波從OUT1輸出。其中Q1、R1、R2構(gòu)成振蕩電路的直流通路,用于建立合適的靜態(tài)工作點(diǎn)。Lx為待測電感,Lx和C1、C2構(gòu)成電容三點(diǎn)式振蕩回路,振蕩頻率由下式?jīng)Q定：

(1)

第二級(jí)為整形電路,通過過零比較器將正弦波形轉(zhuǎn)換成同頻率方波,從OUT2輸出。為避免正弦波過零區(qū)的抖動(dòng)對(duì)比較器造成誤觸發(fā),可在比較器同相端和輸出間接入正反饋電阻,構(gòu)成滯回比較器結(jié)構(gòu)。R3為三態(tài)輸出比較器的上拉電阻,穩(wěn)壓管DZ起輸出鉗位作用,限制方波幅度使其和FPGA邏輯電平匹配。

圖1 電感測量電路

2.2 軟件結(jié)構(gòu)

軟件部分由VHDL實(shí)現(xiàn)并載入FPGA[12],功能有:

(1) 測量振蕩頻率。根據(jù)(1)式求得

(2)

為避免繁瑣的換算,最好能夠直接測量出Lx的值。如果采用測量頻率的方法,后期的計(jì)算處理很復(fù)雜。故本實(shí)驗(yàn)中采用測周法比較合適。圖2為測周法結(jié)構(gòu)框圖。

圖2 測周法結(jié)構(gòu)框圖

用一個(gè)4位BCD計(jì)數(shù)器記錄第1次計(jì)數(shù)的結(jié)果N,并將N作為一個(gè)4位減法計(jì)數(shù)器的最大值,通過減法計(jì)數(shù)的方式,使得另一個(gè) 6位BCD計(jì)數(shù)器將第1次計(jì)數(shù)的結(jié)果N累加N次,當(dāng)減法計(jì)數(shù)器減至零,6位BCD計(jì)數(shù)器記錄的數(shù)據(jù)就是T2。

(3) 電感量動(dòng)態(tài)顯示。測量結(jié)果需要通過鎖存、譯碼、并進(jìn)行位數(shù)選擇和小數(shù)點(diǎn)位置的控制才能正確顯示。根據(jù)Nexys3數(shù)字開發(fā)平臺(tái)提供的條件和學(xué)生已經(jīng)掌握的數(shù)字邏輯知識(shí),從優(yōu)化綜合、節(jié)省芯片資源的角度出發(fā),最終得到圖3所示的模塊化結(jié)構(gòu)框圖。

圖3 電感測量顯示模塊化結(jié)構(gòu)框圖

3 模塊介紹

3.1 1 000分頻

為了測量1～10 mH的電感,可選取電容量為2.533 nF,得到的振蕩頻率在31.6～100 kHz。為此將待測方波1 000分頻后作為閘門寬度對(duì)基準(zhǔn)頻率計(jì)數(shù)。同時(shí)在閘門信號(hào)結(jié)束后產(chǎn)生鎖存和清零信號(hào)。

3.2 分頻器

Nexys3開發(fā)板自身晶振產(chǎn)生100 MHz的方波,需要進(jìn)行分頻得到基準(zhǔn)信號(hào)。本設(shè)計(jì)采用的基準(zhǔn)信號(hào)頻率為10 kHz(周期為100 μs),1 000分頻和分頻器模塊通過“與”邏輯產(chǎn)生一定寬度的基準(zhǔn)頻率。該模塊中另外產(chǎn)生200 Hz基準(zhǔn)信號(hào)為動(dòng)態(tài)掃描信號(hào)。

3.3 計(jì)數(shù)器(Ⅰ)

計(jì)數(shù)器(Ⅰ)為4位BCD加法計(jì)數(shù)器,負(fù)責(zé)對(duì)每一段閘門時(shí)間內(nèi)的基準(zhǔn)頻率CLK進(jìn)行計(jì)數(shù),該過程被重復(fù)執(zhí)行N次。N為每一次的計(jì)數(shù)結(jié)果,在第1次計(jì)數(shù)完成后被鎖存于計(jì)數(shù)器(Ⅱ)中,每一次計(jì)數(shù)完成后計(jì)數(shù)器(Ⅰ)被清零并開始下一次計(jì)數(shù)。

3.4 計(jì)數(shù)器(Ⅱ)

計(jì)數(shù)器(Ⅱ)為4位BCD減法計(jì)數(shù)器,用于鎖存計(jì)數(shù)器(Ⅰ)的計(jì)數(shù)結(jié)果N并控制計(jì)數(shù)器(Ⅲ)的計(jì)數(shù)。每完成一次對(duì)N的累加,鎖存信號(hào)就控制計(jì)數(shù)器(Ⅱ)計(jì)數(shù)減1,直到減為0,此時(shí)計(jì)數(shù)器(Ⅰ)重復(fù)了N次計(jì)數(shù),計(jì)數(shù)器(Ⅲ)中的累加值為N2。

3.5 計(jì)數(shù)器(Ⅲ)

計(jì)數(shù)器(Ⅲ)為6位BCD加法計(jì)數(shù)器,負(fù)責(zé)對(duì)基準(zhǔn)頻率CLK不斷進(jìn)行計(jì)數(shù)累加,當(dāng)累加進(jìn)行到N次時(shí),將計(jì)數(shù)器(Ⅲ)的當(dāng)前數(shù)據(jù)N2鎖存至BCD譯碼器。當(dāng)累加結(jié)果溢出時(shí)給出溢出指示信號(hào)。

3.6 BCD譯碼器

Nexys3含有4個(gè)七段共陽極數(shù)碼管,所以選擇計(jì)數(shù)器(Ⅲ)數(shù)據(jù)的前四位進(jìn)行顯示,小數(shù)點(diǎn)的位置用一個(gè)單獨(dú)位輸出控制。

3.7 動(dòng)態(tài)輸出

動(dòng)態(tài)輸出模塊為數(shù)碼管顯示控制模塊,Nexys3開發(fā)板需要通過動(dòng)態(tài)掃描顯示,且選通端低電平有效。動(dòng)態(tài)顯示的掃描時(shí)鐘從分頻器獲得,一般200 Hz左右就可以保持人眼的暫留。動(dòng)態(tài)輸出以掃描時(shí)鐘提供的頻率依次輸出四位譯碼的結(jié)果。小數(shù)點(diǎn)的位置及其余數(shù)據(jù)與管腳設(shè)置與Nexys3開發(fā)板內(nèi)部電路有關(guān)。

4 仿真和實(shí)驗(yàn)結(jié)果分析

4.1 仿真和實(shí)驗(yàn)結(jié)果

圖4為電感三點(diǎn)式振蕩電路輸出信號(hào)OUT1和整形電路的輸出波形OUT2。

圖4 圖1的振蕩電路和整形電路的輸出波形

將上述軟件和硬件設(shè)計(jì)通過建立仿真文件進(jìn)行仿真,仿真結(jié)果和標(biāo)稱值Lx對(duì)比見表1。圖5所示為實(shí)際測量結(jié)果圖片。

表1 仿真結(jié)果與實(shí)際值比較

從測量數(shù)據(jù)中可以看出,通過開發(fā)板自帶的方波進(jìn)行測試誤差很小,符合設(shè)計(jì)要求。

4.2 測量誤差分析

測量結(jié)果的誤差主要由以下幾方面構(gòu)成:

(1) 電容精度。從電感計(jì)算公式可知，電容精度是造成測量誤差的主要原因。為簡化邏輯運(yùn)算,電容的數(shù)值有嚴(yán)格的規(guī)定,而電容參數(shù)的分散性較大,需要選擇穩(wěn)定性好的鉭電容以及通過參數(shù)的嚴(yán)格選擇,才能盡量減小測量誤差。

(2) 電感量。運(yùn)用測周法時(shí),周期越長,閘門寬度越長,測量誤差越小。由于電感量和振蕩周期的平方成正比,因此,隨著電感量的增加,振蕩周期增大,測量誤差隨之減小。所以,在待測電感的范圍內(nèi),需要合理設(shè)計(jì)標(biāo)準(zhǔn)頻率,使測量范圍內(nèi)閘門寬度變化不會(huì)使測量誤差高于設(shè)計(jì)指標(biāo)。

(3) 計(jì)數(shù)器。在進(jìn)行邏輯處理時(shí),可能會(huì)造成計(jì)數(shù)值和實(shí)際值存在一個(gè)計(jì)數(shù)值的誤差,特別是當(dāng)這個(gè)誤差在與邏輯時(shí)產(chǎn)生,會(huì)經(jīng)過平方運(yùn)算被放大。不過隨著電感值的增加,閘門信號(hào)的寬度增大,該誤差帶來的影響會(huì)減小。另外,由于10 mH時(shí)為臨界值,所以在顯示時(shí)有可能會(huì)由于軟件判斷的原因不能正常顯示,或者出現(xiàn)超量程顯示。

5 結(jié)束語

通過簡易數(shù)字電感計(jì)的設(shè)計(jì)和調(diào)試,學(xué)生可學(xué)習(xí)正弦波振蕩器和整形電路的結(jié)構(gòu)和工作原理；練習(xí)Nexy3數(shù)字開發(fā)平臺(tái)的使用；練習(xí)用VHDL語言進(jìn)行邏輯功能設(shè)計(jì),調(diào)用計(jì)數(shù)模塊實(shí)現(xiàn)乘方的操作,掌握元件例化的構(gòu)造方式；通過譯碼器的設(shè)計(jì),掌握輸出顯示方式,初步了解人機(jī)交互；了解掃描選擇和動(dòng)態(tài)輸出,可以較少的連線實(shí)現(xiàn)對(duì)多個(gè)數(shù)碼管的顯示控制。

該設(shè)計(jì)功能還可以進(jìn)一步擴(kuò)展和完善。例如擴(kuò)大電感量的測量范圍,測量精度的校正功能等。在軟件設(shè)計(jì)中,還預(yù)留了若干變量用于進(jìn)行量程擴(kuò)展和顯示清零等附加功能,這些內(nèi)容可以作為思考內(nèi)容加入到實(shí)驗(yàn)任務(wù)書中,便于實(shí)驗(yàn)任務(wù)的興趣擴(kuò)展。

圖5 測量結(jié)果

References)

[1] 辜明.測量標(biāo)準(zhǔn)電感器應(yīng)注意的幾個(gè)問題[J].電子質(zhì)量,2013(11):71-72.

[2] 孟為民.電路元件參數(shù)的諧振測量法[J].計(jì)量與測試技術(shù),2013,40(10):44-45.

[3] 劉竹琴.基于RLC串聯(lián)諧振實(shí)現(xiàn)電感的測量[J].信息技術(shù),2014(8):90-91,95.

[4] 李成武,劉成穎.永磁同步直線電動(dòng)機(jī)電感測試方法[J].現(xiàn)代制造工程,2009(6):78-80.

[5] 王愛玲,秦曉明.基于LC諧振的疊層母排雜散電感測量新方法[J].電測與儀表,2014,51(16):85-88.

[6] 傅世強(qiáng),李嬋娟,李小鳳.一種貼片電感電容測量新方法的研究[J].信息技術(shù),2014(6):22-24.

[7] 姚小禹.基于單片機(jī)的高精度電阻電感電容測量儀器的設(shè)計(jì)[J].中國科技投資，2014(A18):233.

[8] 劉秉安.鐵氧體飽和電感量的測量[J].國外電子測量技術(shù),2013,32(8):63-66.

[9] 曹艷玲,曹萍.基于穩(wěn)態(tài)電壓方程的直交軸電感參數(shù)測量[J].電子世界,2014(15):41-42.

[10] 鄒宇漢.恒流源法電感測量系統(tǒng)設(shè)計(jì)[J].電子測試,2014(9):1-2.

[11] 高燕梅,付文秀.電容三點(diǎn)式振蕩電路的研究與SPICE仿真[J].吉林大學(xué)學(xué)報(bào):信息科學(xué)版,2002,20(2):11-15.

[12] 李云松,宋銳,雷杰,等.Xilinx FPGA設(shè)計(jì)基礎(chǔ)[M].西安:西安電子科技大學(xué)出版社,2008.

Simple digital inductance meter

Zhang Dehua, Fu Xiaocheng, Wang Han, Wang Jianjia

(College of Electrical and Engineering, Zhejiang University, Hangzhou 310027, China)

A simple digital inductance meter is designed and fabricated.The hardware part consists of the capacitance three-point oscillation circuit and the shaping circuit.The software is compiled with VHDL,debugging through on Nesys3 development platform to realize the docking with the hardware part. The design process is given. The simulation and experimental results prove that this method can avoid the complicated arithmetic.This method can meet the need of the low power inductance test within a certain precision range.

inductance measurement; capacitance three-point oscillator; FPGA; VHDL; Nexys3 digital development platform

2015- 02- 01 修改日期：2015- 03- 26

張德華(1972—)，女，浙江杭州，博士，副教授，主要從事電子技術(shù)基礎(chǔ)理論和實(shí)驗(yàn)教學(xué)和科研工作.

TM55-33;G642.0

A

1002-4956(2015)9- 0088- 04