趙雨虹，高 輝

(鄭州鐵路職業(yè)技術(shù)學(xué)院，河南 鄭州 450052)

0 引言

在儀器儀表和測(cè)量領(lǐng)域中，示波器扮演著非常重要的角色。測(cè)量領(lǐng)域中對(duì)測(cè)量?jī)x器的要求越來(lái)越高，傳統(tǒng)的模擬示波器存在很多的不足，比如功能單一、精度比較低等等，已經(jīng)不能滿足科研領(lǐng)域的應(yīng)用。近年來(lái)，數(shù)字存儲(chǔ)示波器開(kāi)始被廣泛應(yīng)用。市場(chǎng)上的數(shù)字示波器雖然可以大大提高測(cè)量精度，但是存在價(jià)格貴、攜帶不方便、不能實(shí)現(xiàn)在線升級(jí)等缺點(diǎn)，為了解決這些問(wèn)題，文章提出了使用CPLD 開(kāi)發(fā)數(shù)字存儲(chǔ)示波器，可以把整個(gè)系統(tǒng)集成到CPLD 芯片上，在大大降低成本的同時(shí)，還具有測(cè)量精度高、攜帶方便和可在線升級(jí)的優(yōu)點(diǎn)。

1 系統(tǒng)總設(shè)計(jì)

系統(tǒng)總體設(shè)計(jì)如圖1 所示。

數(shù)字示波器系統(tǒng)主要由SOPC 系統(tǒng)、ADC 模塊、時(shí)鐘產(chǎn)生模塊等組成，系統(tǒng)數(shù)據(jù)輸入和顯示控制由按鍵系統(tǒng)完成，測(cè)試結(jié)果的輸出通過(guò)液晶顯示模塊TFT 進(jìn)行顯示。CPLD 模塊主要完成數(shù)據(jù)的存儲(chǔ)和處理［1］?？刂破鬟x用MSP430 單片機(jī)，其主要的功能是控制信號(hào)調(diào)理模塊，另外還控制按鍵輸入和A/D轉(zhuǎn)換。

圖1 數(shù)字示波器系統(tǒng)總體設(shè)計(jì)

2 系統(tǒng)硬件設(shè)計(jì)

2.1 時(shí)鐘分頻電路設(shè)計(jì)

根據(jù)數(shù)字示波器的測(cè)量需要，數(shù)據(jù)采集系統(tǒng)需要的測(cè)量范圍是非常寬的，所以通過(guò)CPLD 設(shè)計(jì)了分頻器，這樣就可以根據(jù)需要很好地采樣頻率，也就是采集到的數(shù)據(jù)非常準(zhǔn)確。此模塊是在軟件Quartus Ⅱ環(huán)境下通過(guò)VHDL 語(yǔ)言編寫(xiě)完成。此模塊能對(duì)100MHz 的時(shí)鐘信號(hào)進(jìn)行分頻，這樣就可以很好的滿足ADC 采集的需要。具體的編寫(xiě)模塊如圖2 所示。

圖2 分頻電路設(shè)計(jì)

2.2 FIFO 模塊設(shè)計(jì)

此模塊在 CPLD 芯片上進(jìn)行設(shè)計(jì)，軟件Quartus Ⅱ環(huán)境下通過(guò)VHDL 語(yǔ)言編寫(xiě)完成。FIFO的存儲(chǔ)量是1024B。此模塊主要是把ADC 采集的數(shù)據(jù)進(jìn)行存儲(chǔ)。在ADC 系統(tǒng)開(kāi)始采集時(shí)，此系統(tǒng)就可以進(jìn)行存儲(chǔ)數(shù)據(jù)［2］。具體的編寫(xiě)模塊如圖3 所示。

圖3 FIFO 模塊設(shè)計(jì)

3 系統(tǒng)軟件設(shè)計(jì)

整個(gè)系統(tǒng)在軟件Quartus Ⅱ環(huán)境下通過(guò)VHDL語(yǔ)言編寫(xiě)完成，整個(gè)系統(tǒng)主要完成的任務(wù)是人機(jī)交換、信息提示、系統(tǒng)啟動(dòng)和系統(tǒng)復(fù)位，圖4 是具體的軟件流程。此系統(tǒng)主要由時(shí)鐘產(chǎn)生系統(tǒng)、TFT 系統(tǒng)等構(gòu)成［3］。

圖4 系統(tǒng)總體流程圖

4 測(cè)試結(jié)果和結(jié)論

4.1 測(cè)試結(jié)果

測(cè)量輸入的標(biāo)準(zhǔn)噪聲的峰-峰值是1.72mV。100kHz 方波信號(hào)的電壓值是0.308V，測(cè)量的誤差是0.69%，具體的測(cè)試結(jié)果如表1 所示。

表1 掃描速度測(cè)試

垂直靈敏度測(cè)試，測(cè)試的標(biāo)準(zhǔn)信號(hào)是10kHz，具體的測(cè)量結(jié)果如表2 所示。

4.2 結(jié)論

此數(shù)字示波器系統(tǒng)通過(guò)CPLD 實(shí)現(xiàn)，整個(gè)系統(tǒng)的數(shù)據(jù)存儲(chǔ)和處理都是通過(guò)一個(gè)CPLD 芯片完成［4］。測(cè)試結(jié)果表明，測(cè)量數(shù)據(jù)誤差小，整個(gè)示波器體積小，具有很好的應(yīng)用空間。

表2 垂直靈敏度測(cè)試

［1］張偉，張安堂，肖宇.基于改進(jìn)的CORDIC 算法FFT 的復(fù)乘及其FPGA 實(shí)現(xiàn)［J］.電子技術(shù)引用，2011，37(4):51-54.

［2］王德勝，康令州.基于FPGA 的實(shí)時(shí)圖像采集與預(yù)處理［J］.電視技術(shù)，2011(3):88-91.

［3］周霏霏，徐巖.基于有功與無(wú)功相對(duì)大小的變壓器勵(lì)磁涌流鑒別新方法［J］.電力系統(tǒng)保護(hù)與控制，2011(19):69-72.

［4］畢卓，戴益君.全定制CORDIC 運(yùn)算器設(shè)計(jì)［J］.計(jì)算機(jī)工程與科學(xué)，2011，33(10):64-69.