李　平，魏長(zhǎng)寶(黃淮學(xué)院信息工程學(xué)院，河南駐馬店463000)

?

CAN總線檢測(cè)系統(tǒng)的多接口設(shè)計(jì)研究*

李平*，魏長(zhǎng)寶
(黃淮學(xué)院信息工程學(xué)院，河南駐馬店463000)

摘要:為使CAN總線網(wǎng)絡(luò)通信更加便捷，提高CAN總線設(shè)備檢測(cè)效率，基于ARM和FPGA設(shè)計(jì)了一種CAN總線檢測(cè)系統(tǒng)。設(shè)計(jì)硬件電路時(shí)采用了功能模塊化方法，對(duì)ARM模塊、FPGA模塊和CAN總線接口電路分別進(jìn)行設(shè)計(jì)。在FPGA內(nèi)部采用了自頂向下的方法進(jìn)行邏輯設(shè)計(jì)。在設(shè)計(jì)中針對(duì)多接口集成問(wèn)題，采用ARM微控制器設(shè)計(jì)了USB和以太網(wǎng)兩種接口，兩個(gè)接口可獨(dú)立工作并完成數(shù)據(jù)交互。完成設(shè)計(jì)后，進(jìn)行了仿真驗(yàn)證和硬件調(diào)試，結(jié)果表明該系統(tǒng)可有效實(shí)現(xiàn)CAN總線數(shù)據(jù)的檢測(cè)及測(cè)試。關(guān)鍵詞:CAN總線;檢測(cè)系統(tǒng);多接口;模塊化方法

CAN總線即控制器局域網(wǎng)，是德國(guó)Bosch公司開(kāi)發(fā)的一種串行數(shù)據(jù)通信總線，目前已逐步發(fā)展成為國(guó)際上應(yīng)用最常用的現(xiàn)場(chǎng)總線之一［1］。CAN總線具有實(shí)時(shí)性好、可靠性好、成本低以及易開(kāi)發(fā)等優(yōu)點(diǎn)，現(xiàn)在已廣泛應(yīng)用到各個(gè)領(lǐng)域，如:工廠自動(dòng)化、汽車電子、電力通訊、鐵路交通等［2－3］。由于CAN總線系統(tǒng)在開(kāi)發(fā)以及使用過(guò)程中難免出現(xiàn)異常干擾或設(shè)計(jì)不周，很可能使總線系統(tǒng)不能正常工作。為了加速總線通信故障的定位和排除，本文致力于設(shè)計(jì)一種CAN總線檢測(cè)系統(tǒng)。

目前，USB已成為計(jì)算機(jī)上的標(biāo)準(zhǔn)接口，具有連接靈活、傳輸速度快、提供電源和低成本等特點(diǎn)［3］，受到設(shè)計(jì)者的廣泛關(guān)注。同時(shí)，以太網(wǎng)具有應(yīng)用成熟、價(jià)格低廉等特點(diǎn)。如果能將嵌入式系統(tǒng)與多接口技術(shù)相結(jié)合，則不僅可以降低設(shè)備研制成本、提高設(shè)備的通用性，而且可以簡(jiǎn)化總線設(shè)備研制和生產(chǎn)中的配套檢測(cè)設(shè)備。

根據(jù)CAN總線通信的要求，本文選用了集成USB、以太網(wǎng)和CAN控制器的的ARM微控制器LPC1768。并利用FPGA較強(qiáng)的復(fù)雜時(shí)序信號(hào)邏輯處理功能［4］，實(shí)現(xiàn)ARM與CAN控制器的接口時(shí)序譯碼部分。通過(guò)該實(shí)現(xiàn)方法解決了CAN總線通信過(guò)程中多路復(fù)用總線和非多路復(fù)用總線之間的轉(zhuǎn)換與匹配問(wèn)題，設(shè)計(jì)了多接口CAN總線檢測(cè)系統(tǒng)。

1　CAN總線概述

CAN總線是目前唯一有國(guó)際標(biāo)準(zhǔn)(ISO11898)的現(xiàn)場(chǎng)總線，與傳統(tǒng)的現(xiàn)場(chǎng)工業(yè)總線RS－485相比，在總線利用率、通信速率和網(wǎng)絡(luò)特性等方面具有明顯優(yōu)勢(shì)［5］。

CAN總線收發(fā)器和總線之間有兩個(gè)接口引腳:CANH、CANL，信號(hào)是以兩線之間的“差分”電壓形式出現(xiàn)［6］。圖1為雙絞線傳輸介質(zhì)下的CAN總線電平標(biāo)稱值。差分信號(hào)對(duì)外部電磁干擾(EMI)具有高度免疫，同時(shí)無(wú)需依賴地的穩(wěn)定性。

圖1　雙絞線傳輸下的CAN總線電平標(biāo)稱值

CAN總線為多主方式工作，網(wǎng)絡(luò)上任一節(jié)點(diǎn)均可在任意時(shí)刻主動(dòng)地向網(wǎng)絡(luò)上的其他節(jié)點(diǎn)發(fā)送信息。多主方式網(wǎng)絡(luò)結(jié)構(gòu)可靠性高，節(jié)點(diǎn)控制靈活，容易實(shí)現(xiàn)多播和廣播功能。網(wǎng)絡(luò)節(jié)點(diǎn)數(shù)主要取決于總線驅(qū)動(dòng)電路，目前可達(dá)110個(gè)，總線結(jié)構(gòu)如圖2所示。

圖2　CAN總線的多主網(wǎng)絡(luò)結(jié)構(gòu)

CAN總線上信息以幾個(gè)不同的固定格式的報(bào)文發(fā)送。幀格式的4種類型分別為數(shù)據(jù)幀、遠(yuǎn)程幀、錯(cuò)誤幀、過(guò)載幀。邏輯分析儀截取的CAN總線波形如圖3所示。

圖3　CAN總線波形

2　硬件設(shè)計(jì)

2.1總體設(shè)計(jì)

本文研究目標(biāo)為設(shè)計(jì)一種針對(duì)CAN總線設(shè)備的實(shí)時(shí)檢測(cè)系統(tǒng)，可檢測(cè)使用CAN總線進(jìn)行通信的各種設(shè)備，方便實(shí)際應(yīng)用中總線設(shè)備的檢測(cè)和維護(hù)。采用ARM微控制器、可編程邏輯器件FPGA以及相應(yīng)的接口驅(qū)動(dòng)電路。具體實(shí)現(xiàn)框圖如圖4所示。

圖4　多接口總線設(shè)備檢測(cè)系統(tǒng)設(shè)計(jì)圖

由于ARM微控制器集成了以太網(wǎng)MAC、USB接口，所以在接口設(shè)計(jì)方面采用了雙接口模式，且兩個(gè)接口均可獨(dú)立工作并完成與主機(jī)的數(shù)據(jù)交互。因此，不再使用單獨(dú)的USB協(xié)議芯片與以太網(wǎng)控制芯片。ARM微控制器通過(guò)兩種接口與計(jì)算機(jī)直接通信，并控制著接口的配置和操作?？删幊踢壿嬈骷﨔PGA實(shí)現(xiàn)了CAN總線協(xié)議處理模塊所要實(shí)現(xiàn)的邏輯功能，即CAN總線協(xié)議，完成了對(duì)CAN總線數(shù)據(jù)的轉(zhuǎn)換和處理?？删幊踢壿嬈骷恍柰ㄟ^(guò)總線驅(qū)動(dòng)電路便可與總線設(shè)備進(jìn)行數(shù)據(jù)通信。該設(shè)計(jì)方案簡(jiǎn)化了設(shè)計(jì)程序，充分利用了芯片資源，很大程度上節(jié)省了成本。

本文所選用的LPC1768是基于ARM Cortex－M3內(nèi)核的32 bit微控制器，最高工作頻率為100 MHz，每個(gè)器件最高集成了512 kbyte閃存和64 kbyte SRAM［6］。作為主控芯片，LPC1768對(duì)整個(gè)系統(tǒng)的所有模塊進(jìn)行有效控制，不僅完成信息的處理、傳輸和存儲(chǔ)，還要根據(jù)需要完成對(duì)兩個(gè)接口控制功能。

ARM處理模塊主要負(fù)責(zé)整個(gè)系統(tǒng)的控制和管理以及總線設(shè)備與上位機(jī)的通信。本設(shè)計(jì)將ARM 與FPGA相結(jié)合，充分利用ARM微控制器強(qiáng)大的芯片資源實(shí)現(xiàn)系統(tǒng)數(shù)據(jù)交互。FPGA與ARM連接模塊實(shí)現(xiàn)內(nèi)部控制和數(shù)據(jù)交換，需要連接地址線、數(shù)據(jù)線和控制線。

圖5　ARM與FPGA處理模塊連接圖

2.2USB總線接口電路

LPC1768具有3級(jí)流水線和哈佛結(jié)構(gòu)，采用矩陣式AHB總線，可同時(shí)管理以太網(wǎng)、USB等高寬帶外設(shè)而不影響性能［7］。本文充分利用LPC1768芯片資源，考慮到內(nèi)置有USB2.0全速/主機(jī)/OTG控制器，另外還配有片上物理層接口，所以不再使用USB專用協(xié)議芯片。芯片的以太網(wǎng)模塊(EMAC)包含一個(gè)功能齊全的10 Mbit/s和100 Mbit/s的MAC，所以也不必使用專用網(wǎng)絡(luò)控制芯片，只需配置一片PHY芯片即可。LPC1768內(nèi)部集成了嵌入式USB OTG控制器，利用該OTG控制器可以和具有USB控制器的嵌入式設(shè)備進(jìn)行點(diǎn)對(duì)點(diǎn)通信。USB總線接口電路如圖6所示。

圖6　USB總線接口電路圖

只需配置一片收發(fā)器即可實(shí)現(xiàn)數(shù)據(jù)收發(fā)。USB OTG收發(fā)器采用ISP1301芯片，它完全遵循USB2.0的補(bǔ)充規(guī)范:USB OTG V1.0a，可在全速(12 Mbit/s)和低速(1.5 Mbit/s)速率下收發(fā)串行數(shù)據(jù)。

2.3以太網(wǎng)接口電路

以太網(wǎng)控制器由以太網(wǎng)媒體接入控制器(MAC)和物理接口收發(fā)器(PHY)組成。網(wǎng)絡(luò)接口電路設(shè)計(jì)框圖如圖7所示。

MAC與PHY通訊采用媒體獨(dú)立接口(MII)或者RMII接口(簡(jiǎn)化的MII)。LPC1768微控制器可以通過(guò)RMII與PHY組成一個(gè)完整的以太網(wǎng)控制器，再經(jīng)過(guò)網(wǎng)絡(luò)變壓器與以太網(wǎng)接口連接。以太網(wǎng)接口電路原理圖如圖8所示。

圖7　網(wǎng)絡(luò)接口電路框圖

圖8　以太網(wǎng)接口電路原理圖

PHY芯片選用的是KSZ8041NL芯片，其內(nèi)核可在1.8 V下進(jìn)行操作以符合低壓和低功率的要求，可用單電源3.3V供電。它使用MII接口或者RMII接口與10BASE－T/100BASE－TX物理層收發(fā)器進(jìn)行數(shù)據(jù)交換，其獨(dú)有的混合信號(hào)設(shè)計(jì)不但可以擴(kuò)大發(fā)送信號(hào)的距離，而且還可以降低功耗。網(wǎng)絡(luò)變壓器選擇了單口以太網(wǎng)網(wǎng)絡(luò)變壓器HR601680。

3　CAN總線檢測(cè)系統(tǒng)功能

CAN總線檢測(cè)系統(tǒng)支持兩個(gè)不同的自測(cè)試模式:全局自測(cè)試(在正常操作模式下設(shè)置自接收請(qǐng)求位)和局部自測(cè)試(在自測(cè)試模式下設(shè)置自接收請(qǐng)求位)［8］。

兩種自測(cè)試都在使用CAN控制器的“自接收”特性。使用自接收請(qǐng)求時(shí)，發(fā)送的報(bào)文也會(huì)被接收并存放到接收緩沖器中。因此，驗(yàn)收濾波器必須進(jìn)行相應(yīng)的配置。CAN報(bào)文一旦發(fā)送出去，就會(huì)產(chǎn)生發(fā)送中斷和接收中斷(如果中斷被使能的話)。

(1)全局自測(cè)試

全局自測(cè)試可以用來(lái)檢驗(yàn)在一個(gè)給定的CAN系統(tǒng)中所選的CAN控制器配置。如圖9所示，至少還要有另一個(gè)正在應(yīng)答每個(gè)CAN報(bào)文的CAN節(jié)點(diǎn)連接到CAN總線上。

圖9　CAN總線全局自測(cè)試

啟動(dòng)一次全局自測(cè)試與啟動(dòng)一次正常CAN發(fā)送類似。在啟動(dòng)全局自測(cè)試的情況下，CAN報(bào)文的發(fā)送是通過(guò)置位自接收請(qǐng)求位(SRR)和CAN控制器命令寄存器(CANCMR)中的報(bào)文緩沖位(STB3、STB2和STB1)來(lái)啟動(dòng)的。

(2)局部自測(cè)試

局部自測(cè)試非常適用于單個(gè)節(jié)點(diǎn)測(cè)試。在這種自測(cè)試下，不需要其他節(jié)點(diǎn)的答應(yīng)。如圖10所示，帶有適合CAN總線終端的CAN轉(zhuǎn)發(fā)器必須連接到LPC1768微控制器。CAN控制器必須通過(guò)置位元CAN控制器模式寄存器(CANMOD)中的STM位來(lái)進(jìn)入“自測(cè)試模式”。

報(bào)文發(fā)送是通過(guò)置位自接收位(SRR)和選中的報(bào)文緩沖器(STB3、STB2和STB1)來(lái)啟動(dòng)。

4　實(shí)驗(yàn)結(jié)果

在設(shè)計(jì)完成后，需對(duì)檢測(cè)系統(tǒng)的功能進(jìn)行測(cè)試，主要是測(cè)試CAN節(jié)點(diǎn)功能。同時(shí)利用CAN總線仿真界面控制和管理總線上的數(shù)據(jù)傳輸，CAN總線發(fā)送和接收仿真界面如圖11所示。

圖11　發(fā)送通道仿真界面

圖12　轉(zhuǎn)換卡CAN節(jié)點(diǎn)接收?qǐng)D

檢測(cè)系統(tǒng)CAN節(jié)點(diǎn)接入到CAN總線設(shè)備中，設(shè)定其ID為0x355，通過(guò)一個(gè)節(jié)點(diǎn)ID為1369的節(jié)點(diǎn)給它發(fā)送信息幀，通過(guò)在LPC1768中運(yùn)行的接收程序可以看到其接收情況如圖12所示，可以看出通過(guò)兩次中斷后接收到了兩個(gè)不同的數(shù)據(jù)段，且測(cè)試結(jié)果和所發(fā)送數(shù)據(jù)一致，看見(jiàn)檢測(cè)系統(tǒng)的CAN節(jié)點(diǎn)具有接收數(shù)據(jù)的功能。接著觀察其發(fā)送數(shù)據(jù)的功能，把示波器的探頭接在發(fā)送引腳上，然后通過(guò)發(fā)送程序發(fā)送數(shù)據(jù)，可以在示波器上看到在發(fā)送端口上的波形圖如圖13所示，CAN總線上的節(jié)點(diǎn)也收到了相關(guān)的數(shù)據(jù)，由此可見(jiàn)檢測(cè)系統(tǒng)的CAN節(jié)點(diǎn)可實(shí)現(xiàn)數(shù)據(jù)功能，滿足設(shè)計(jì)要求。

圖13　CAN節(jié)點(diǎn)發(fā)送示波器截圖

5　結(jié)束語(yǔ)

本文采用ARM+FPGA的方案來(lái)設(shè)計(jì)，這種方案能夠體現(xiàn)出檢測(cè)系統(tǒng)的集成化和低成本特性。針對(duì)多接口集成問(wèn)題，采用ARM微控制器集成的雙接口模式來(lái)實(shí)現(xiàn)，且兩個(gè)接口均可獨(dú)立工作并完成數(shù)據(jù)交互。通過(guò)軟件仿真和硬件性能測(cè)試，結(jié)果表明該系統(tǒng)可實(shí)現(xiàn)CAN總線數(shù)據(jù)的有效發(fā)送與接收功能，能夠?qū)崿F(xiàn)CAN總線設(shè)備間的多接口數(shù)據(jù)交互。本系統(tǒng)提高了檢測(cè)效率，從成本上和通用性上都有了很大改善。

參考文獻(xiàn):

［1］楊春杰，王曙光，亢紅波.CAN總線技術(shù)［M］.北京:北京航空航天大學(xué)出版社，2010:5－18.

［2］Road Vehicles.Controller area Network(CAN)－Part2:High-Speed Medium Access Unit，ISO11898［S］.International Standardization Organization，2003，20－21.

［3］唐明南，董云峰，牛躍聽(tīng).CAN總線在衛(wèi)星半物理實(shí)時(shí)仿真中的設(shè)計(jì)與應(yīng)用［J］.計(jì)算機(jī)測(cè)量與控制，2008，16(1):124－127.

［4］NXP Semiconductors.LPC176x Product Data Sheet［EB/OL］.2011.http://www.nxp.com.

［5］王巖，張福恩.基于CAN總線的智能測(cè)控節(jié)點(diǎn)的設(shè)計(jì)［J］.電子器件，2000，23(4):267－270.

［6］林超凡，黃繼業(yè)，方舟.基于CAN總線的高分辨率工業(yè)顯示屏控制器［J］.電子器件，2012，35(3):361－365.

［7］NXP Semiconductors.LPC178x/7x User Manual［EB/OL］.2012.http://www.nxp.com.

［8］CiA Draft Standard 102 Version 2.0 CAN Physical Layer for Industrial Applications［S］.CAN in automation Gmhb，1994，4:3－4.

李　平(1976－)，女，漢族，河南駐馬店人，碩士，講師，主要研究方向?yàn)樾畔⑻幚憩F(xiàn)代電子系統(tǒng)等，393423675 @qq.com;

Research of Design Technologies for 8-bit 80 Msample/s Low Power Pipelined ADC*

JU Shuirong1*，LIU Minjie2，ZHU Zhangming3
(1.Jiangsu College of Information Technology，Wuxi Jiangsu 214153，China; 2.Xidian University，Xi’an 710071，China)

Abstract:8-bit，80 Msample/s low power ADC is presented by using seven stage pipelined architecture.To reduce the chip size and power of total ADC，and improve the harmonic distortion and noise property，MDAC in first sub-ADC is considered in focus，thus sampling and holding circuit of total ADC is integrated in MDAC of first sub-ADC，step by step shrinking technology is used，symmetry of capacitors and amplifier in every stage ADC is considered in layout design.The whole ADC was designed in 0.18 μm CMOS process，the SNR of the ADC is 49.5 dB，ENOB is 7.98 bit.The total chip size is only 0.56 mm2，as well as the typical power current is only 22 mA.The performance requirement of the ADC is achieved.

Key words:ADC integrated circuit; design technology; chip size; low power; SNR(Signal-to-Noise Ratio)

doi:EEACC:257010.3969/j.issn.1005－9490.2015.04.041

收稿日期:2014－11－20修改日期:2014－12－19

中圖分類號(hào):TP274

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1005－9490(2015)04－0917－05

項(xiàng)目來(lái)源:河南省科技廳發(fā)展計(jì)劃項(xiàng)目(142102110088)