胡利志，喬 明

（電子科技大學(xué)電子薄膜與集成器件國家重點實驗室，成都 610054）

1 引言

運算放大器是許多模擬系統(tǒng)和混合信號系統(tǒng)中的一個完整部分，不同設(shè)計要求和復(fù)雜程度的運放被用來實現(xiàn)電路中的各種功能。

兩級運放因為可以同時滿足實現(xiàn)高增益和大輸出擺幅的要求，而不像單極運放必須在增益和輸出擺幅之間進行折中。兩級運放的設(shè)計思路是將增益和擺幅要求分別處理，即運用第一級放大器得到高增益，第二級放大器主要實現(xiàn)大輸出擺幅，并進一步提升增益，從而實現(xiàn)高增益和大擺幅的設(shè)計[1~3]。因此，在通用運算放大器的設(shè)計中，利用兩級放大器結(jié)構(gòu)來設(shè)計放大器被廣泛采用。兩級運放因為第一級和第二級輸出電阻都較大，且存在一定的寄生電容，因此這兩個極點距離不夠大而需要進行補償才能穩(wěn)定工作。目前的兩級CMOS運算放大器常采用米勒電容補償技術(shù)[1]。

文中分析了以套筒式共源共柵結(jié)構(gòu)作差分輸入級的兩級運放的三種米勒補償方法，即帶消零電阻的直接米勒補償和兩種共源共柵米勒補償方法，依次進行了電路結(jié)構(gòu)、小信號等效電路傳遞函數(shù)的分析比較，最后用0.18 μm CMOS工藝分別對電路進行了仿真，仿真結(jié)果與電路分析的結(jié)論相符合。

2 電路結(jié)構(gòu)分析

兩極運放的米勒補償電路整體框圖如圖1（a）所示，這種補償方法是直接將米勒電容接在運放的兩級之間，利用米勒效應(yīng)，通過移動兩個相鄰極點位置，即極點分裂（pole splitting）[1]，來改善電路的頻率特性，如圖1（b）。

圖1 兩極運放的米勒補償技術(shù)及極點分裂

如圖2所示，文中的兩級運放主體結(jié)構(gòu)可以看成兩個單級放大器，套筒式共源共柵差分輸入級和共源增益輸出級，輔助電路為偏置電路和頻率補償電路。差分輸入級采用共源共柵結(jié)構(gòu)輸入對管，PMOS共源共柵電流鏡作為負(fù)載；共源級采用PMOS共源級放大電路，NMOS管作為有源負(fù)載；輸出級驅(qū)動電容負(fù)載CL；一個電阻Rz串聯(lián)電容Cc構(gòu)成頻率補償電路，本文重點研究頻率補償電路。

米勒補償技術(shù)在共源共柵運放結(jié)構(gòu)中可以有三種具體實現(xiàn)形式，如圖2所示。第一種為傳統(tǒng)的米勒補償電容結(jié)構(gòu)，是將補償電容Cc連接在運放輸出節(jié)點X與運放第一級輸出節(jié)點W之間，串聯(lián)的電阻Rz為消掉右半平面零點；第二種結(jié)構(gòu)是將補償電容Cc置于輸出節(jié)點X與輸入差分對管M1的漏極節(jié)點Y之間；第三種結(jié)構(gòu)是將補償電容Cc置于輸出節(jié)點X與第一級電流鏡負(fù)載的共源共柵管M5的源極節(jié)點Z之間；第一種連接方式稱為直接米勒補償電路，第二、第三種稱為共源共柵米勒補償電路[4,5]。

圖2 帶米勒補償?shù)膬杉壒苍垂矕胚\放

3 小信號電路分析與比較

第一種補償結(jié)構(gòu)如圖2所示，使用帶消零電阻的傳統(tǒng)米勒補償電容形式，其等效電路模塊和小信號等效電路如圖3所示。

圖3 使用調(diào)零電阻的米勒補償

其中，忽略差分輸入對管M1、M2，共源共柵管M3、M4、M5、M6的體效應(yīng)，以及除米勒電容和負(fù)載電容之外的電路寄生電容。其中RI為第一級等效輸出電阻，其大小為Req=（gm5ro5ro7）||（gm3ro3ro1），而RL為輸出極點的等效電阻。由小信號等效電路圖3（b）所示，可以解得完整的傳遞函數(shù)：

假設(shè)，Rz小于RI或者RL，極點相隔較遠(yuǎn)，則

而有兩個極點和一個零點的系統(tǒng)的相位裕度為：

其中，當(dāng)零點為負(fù)，即位于左半平面時，取加號；反之，當(dāng)零點為正，即位于右半平面時，取減號。而GBW為運放的增益帶寬積，是低頻增益和主極點的乘積，這里為gm1/Cc。用左半平面零點來部分抵消次極點，來得到足夠的相位裕度。

接著分析第二種補償結(jié)構(gòu)，即將補償電容Cc置于輸出節(jié)點X與輸入差分對管M1的漏極節(jié)點Y之間。其交流等效電路見圖4（a），其小信號等效電路如圖4（b）所示。其中，同樣忽略MOS管的體效應(yīng)以及除米勒電容和負(fù)載電容之外的電路寄生電容，且Rep=gm5ro5ro7。

圖4 帶共源共柵米勒補償運放

由圖5（b）的小信號等效電路可解得其傳遞函數(shù)：

假設(shè)，gm9RepCc>>CL且極點相隔很遠(yuǎn)，則

與圖2的第一種補償結(jié)構(gòu)相比，根據(jù)式（1）、式（6）和式（2）、式（7）的比較，兩者有幾乎相同的低頻增益和主極點，而比較式（3）和式（8），第二種結(jié)構(gòu)的次極點P2’是第一種補償結(jié)構(gòu)次極點P2的gm3Req倍，而gm3Req一般大于千倍，故P2’遠(yuǎn)大于增益帶寬積gm1/Cc，由式（5）知其對相位裕度的影響可以忽略，同樣的，式（9）右半平面零點和式（8）次極點有相同的數(shù)量級大小，遠(yuǎn)大于增益帶寬積，所以也不會影響到相位裕度[6]。

最后，分析第三種補償結(jié)構(gòu)，即圖2中在X點和Z點之間加補償電容。其交流等效電路和小信號等效電路分別如圖5所示。其中，忽略體效應(yīng)以及除米勒電容和負(fù)載電容之外的電路寄生電容，且Req1=ro7。

由圖5（b）的小信號等效電路可解得其傳遞函數(shù)：

假設(shè)，gm9gm3ro3ro1Cc>>CL且極點相隔很遠(yuǎn)，則

與上述兩種補償結(jié)構(gòu)相比，圖5的第三種補償結(jié)構(gòu)與上述兩種補償結(jié)構(gòu)有相同的低頻增益和主極點，從式（12）得到其次極點是第一種結(jié)構(gòu)次極點的gm5gm3ro3ro1倍，因此也遠(yuǎn)大于其增益帶寬積，不會影響相位裕度，而式（13）的左半平面零點會根據(jù)與增益帶寬積的大小關(guān)系，來改善相位裕度。

4 仿真結(jié)果和分析

本文所設(shè)計的電路采用0.18 μm的CMOS工藝，基于bsim3v3.2的spectre模型，用Cadence的spectre對電路進行仿真，電源電壓3 V，負(fù)載電容為5 pF。

三種運算放大器補償結(jié)構(gòu)的波特圖仿真結(jié)果如圖6所示，三種補償結(jié)構(gòu)的低頻增益都為99.2 dB。其中，第一種帶消零電阻的直接米勒補償?shù)膯挝辉鲆鎺挒?.8 MHz，相位裕度為79.2°；第二種共源共柵米勒補償結(jié)構(gòu)的單位增益帶寬為31.9 MHz，相位裕度為96.7°；第三種補償結(jié)構(gòu)的單位增益帶寬為23 MHz，相位裕度為106°。仿真結(jié)果符合分析，三種結(jié)構(gòu)都得到了很好的相位裕度，其中共源共柵米勒補償?shù)膬煞N結(jié)構(gòu)，不需消零電阻，且得到更大的單位增益帶寬積和更好的相位裕度。

圖5 共源共柵運放第三種補償結(jié)構(gòu)

圖6為三種運算放大器補償結(jié)構(gòu)的波特圖仿真結(jié)果。圖7為三種運算放大器補償結(jié)構(gòu)的建立時間仿真結(jié)果，當(dāng)運放輸入電壓在10 ns內(nèi)從1.8 V跳變到2.0 V時，輸出的瞬態(tài)響應(yīng)結(jié)果。從圖7中可以看出，三種補償結(jié)果的建立過程都沒有明顯的電壓過沖，其1%的建立時間依次為：120.8 μs、46.9 μs、60.1 μs。與圖6的波特圖仿真結(jié)果相一致。

圖6 三種運算放大器補償結(jié)構(gòu)的波特圖仿真結(jié)果

圖7 三種運算放大器補償結(jié)構(gòu)的建立時間仿真結(jié)果

5 結(jié)論

本文對套筒式共源共柵兩級運放的三種電容補償方式進行了電路結(jié)構(gòu)和小信號等效電路分析，得到了三種電路結(jié)構(gòu)的傳遞函數(shù)，并對其零點、極點進行分析和比較，并在0.18 μm CMOS工藝下進行了仿真驗證。結(jié)果表明，三種電路補償結(jié)構(gòu)都能夠?qū)崿F(xiàn)很好的頻率補償，但共源共柵米勒補償?shù)膬煞N結(jié)構(gòu)有更穩(wěn)定的頻率響應(yīng)特性。由此可以推知，在上述兩級運放補償?shù)脑O(shè)計中，采用共源共柵米勒補償?shù)膬煞N結(jié)構(gòu)，能用更小的芯片面積實現(xiàn)更優(yōu)的運放性能。

[1] 拉扎唯. 模擬 CMOS 集成電路的設(shè)計[M]. 西安：西安交通大學(xué)出版社，2002. 297-305.

[2] Allen PE, Holberg DR. CMOS模擬集成電路設(shè)計[M]. 北京：電子工業(yè)出版社，2005. 206-225.

[3] Gray P R, Meyer R G. Analysis and Design of Analog Integrated Circuits [M]. 北京：高等教育出版社，2005.606-616.

[4] David B R, Miles A C. Design Techniques for Cascoded CMOS Op Amps with Improved PSRR and Common-Mode Inpur Range [J]. IEEE Journal of Solid-state Circuit,1984, 19（6）：919-926.

[5] 連全文，馮全源. 共源共柵兩級運放中兩種補償方法的比較[J]. 微電子學(xué)與計算機，2009, 26（7）：191-197.

[6] Willy Sansen. Analog Design Essentials [M]. 北京：清華大學(xué)出版社，2008. 150-154.