吳仁彪，王心鵬，胡鐵喬，石慶研，汪萬維

（中國民航大學天津市智能信號與圖像處理重點實驗室，天津 300300）

隨著國內電信業(yè)和民航業(yè)的快速發(fā)展，VHF地空話音通信系統(tǒng)受到的無線電干擾越來越多，嚴重威脅航空安全。目前民航VHF地空話音通信系統(tǒng)主要使用進口電臺，其不具備干擾抑制功能。對于空管無線電干擾問題，現(xiàn)行的主要解決措施是：改頻、監(jiān)測和清查等被動的非技術手段，效果很不理想。因此，研制出具有自主知識產(chǎn)權的民航VHF地空通信自適應干擾抑制系統(tǒng)具有重要的現(xiàn)實意義。

隨著EDA技術的高速發(fā)展，數(shù)字信號處理器的性能在不斷的提高。本接收機的信號處理平臺采用FPGA和DSP作為數(shù)字信號處理芯片，使用Verilog[1]和C作為編程開發(fā)語言，以DSP作為控制芯片，在FPGA內部實現(xiàn)了單通道恒模干擾抑制系統(tǒng)。當存在恒模干擾時，系統(tǒng)抑制干擾的過程如下：首先對信號進行載頻估計，然后利用陷波器將受干擾的AM信號分離為載波和去載波信號，最后使用非線性最小二乘方法提取恒模干擾信號，將去載波信號與干擾信號相減得到去載波的AM信號，經(jīng)解調和低通濾波輸出清晰的話音信號，實現(xiàn)抗干擾的功能。

1 單通道恒模干擾抑制算法

文獻[2-3]中提出了基于非線性最小二乘方法的單通道恒模干擾抑制算法，提取恒模信號的基本思想如下。設恒模信號為

其中：α表示未知恒模信號的幅度；{φ（n）}為未知恒模信號的相位序列；n為采樣快拍；N表示采樣快拍數(shù)。

建立關于 α 與{φ（n）}N-1n=0的最小化準則

其中：e1（n）表示去載波信號經(jīng)正交變換后得到的復信號。從最小化式（2）所示的代價函數(shù)，可得恒模干擾信號序列的幅度估計

恒模干擾信號序列的相位估計為

則恒模干擾信號估計值為[2-3]

基于非線性最小二乘的恒模信號估計算法，避免了一般自適應干擾抑制方法中的收斂和步長因子選取等問題，適合作為系統(tǒng)實現(xiàn)時使用的算法。將抑制載波后的受干擾信號直接與估計出的恒模干擾進行相減，可得到有用信號。

2 系統(tǒng)設計

單通道恒?？垢蓴_接收機主要由射頻前端和信號處理平臺兩部分組成，系統(tǒng)框圖如圖1所示。射頻前端采用兩級混頻的超外差式結構，其輸出為70 MHz的中頻信號。信號處理平臺以FPGA-XC2VP30和DSP-TMS320C5410A為處理器，以單通道恒模干擾抑制算法為核心對數(shù)據(jù)進行處理。FPGA的特點是對數(shù)據(jù)的并行處理能力強，對結構不復雜的算法處理效率較高。C54系列的DSP具有低功耗的特點，使用C語言可對其進行開發(fā)調試。本系統(tǒng)中恒模干擾抑制算法在FPGA中完成，控制部分與載頻估計在DSP中完成。由于DSP中程序為順序執(zhí)行，處理速度慢，因此與僅使用DSP作處理器的抗干擾系統(tǒng)[6]相比，基于FPGA和DSP的抗干擾系統(tǒng)具有處理速度快，實時性好，功耗低等優(yōu)點。

圖1 單通道恒?？垢蓴_民航VHF接收機Fig.1 Single-channel constant modulus anti-interference civil aviation VHF receiver

接收機的工作過程如下：天線接收到的甚高頻信號經(jīng)射頻前端處理轉化為70 MHz中頻信號后，經(jīng)40 MHz采樣、下變頻、低通濾波處理得到載頻頻率為50 kHz的信號。由于后續(xù)模塊算法復雜，使用較低的采樣率更有利于對FPGA中乘除法器等IP核進行分時復用以節(jié)省硬件資源，因此在滿足奈奎斯特采樣定理的前提下將采樣率降低為200 kHz。對降速后的信號利用Goertzel算法[4]進行載頻估計，為避免恒模算法的誤捕獲現(xiàn)象進行陷波處理[5]，對去載波信號進行正交變換得到復信號，利用單通道恒模干擾抑制算法對干擾信號進行實時估計，將去載波受干擾信號與提取的恒模干擾相減，其輸出為抑制干擾后的去載波AM信號，經(jīng)相干解調和低通濾波處理，通過數(shù)模轉換便可得到清晰的話音信號。

3 硬件設計

3.1 射頻前端設計

射頻前端采用超外差接收結構，主要性能指標為：接收頻段為118～137 MHz，靈敏度-80 dBm，動態(tài)范圍40 dBm，輸出中頻頻率為70 MHz，輸出最大幅值±0.80 V至±1 V。射頻前端的硬件框圖如圖2（a）所示，實物圖如圖2（b）所示。由上至下的三路通道分別為兩路接收和一路發(fā)射通道，本接收機使用上方的一路作為接收通道，左端為射頻輸入，右端為中頻輸出。來自天線的信號經(jīng)過低噪聲放大、兩級混頻、帶通濾波（BPF）、中頻放大和自動增益控制（AGC）后輸出載頻為70 MHz的中頻信號。其中第一級本振的頻率由基準頻率和可變頻率兩部分組成，基準頻率為613 MHz，可變頻率的數(shù)值由單片機進行設置，以滿足民航VHF通信760個通道選擇的要求。第二級本振頻率固定為425 MHz。射頻前端工作電壓為5 V。

圖2 抗干擾接收機射頻前端Fig.2 RF front end of anti-interference receiver

3.2 信號處理平臺設計

圖3 抗干擾接收機信號處理平臺Fig.3 Signal processing platform of anti-interference receiver

信號處理平臺的硬件框圖如圖3（a）所示，實物圖如圖3（b）所示。處理平臺由FPGA、DSP、中頻接收通道、中頻發(fā)射通道、語音通道、AGC接口、控制接口和電源構成。在接收通道中使用AD9244對中頻信號采樣，發(fā)射通道中使用AD9777將FPGA內部的數(shù)字信號轉換成載頻為70 MHz模擬AM信號，再上變頻至民航VHF頻段后通過天線發(fā)射出去。在語音通道中使用LTC1864對話音信號進行采樣，使用LTC1655對FPGA處理后的信號進行數(shù)模轉換并輸出至揚聲器。信號處理平臺工作電壓為5 V。

4 軟件設計

4.1 Matlab算法定點化

FPGA中處理的數(shù)據(jù)均為定點數(shù)，而Matlab仿真程序中的數(shù)據(jù)為浮點數(shù)。在工程實現(xiàn)前需對浮點算法進行定點化處理，以保證在變量均為定點數(shù)時算法的性能和浮點時保持一致，處理過程如圖4所示。其中，生成數(shù)據(jù)源方法為：在FPGA程序中找到與Matlab仿真算法起始處相對應的位置，測試FPGA中該模塊輸入數(shù)據(jù)的幅度變化范圍，將Matlab中的仿真數(shù)據(jù)源放大到此范圍并取整，以保證其與FPGA中的數(shù)據(jù)源幅度相一致。計算誤差的方法為：設浮點程序中的變量為x，定點化后該變量為xf，定點化時該變量的放大倍數(shù)為M，設誤差e為xf/M與x對應元素相減后取絕對值，設定誤差門限E，當誤差e中的最大值em＜E時認為本次定點化合理；當em≥E時重新選擇放大倍數(shù)，再次進行定點化處理。最后，確定出定點算法中各變量的位寬，在FPGA程序設計中對相應變量使用已確定的位寬，這樣可保證系統(tǒng)在運行時所有變量都不會發(fā)生溢出。

圖4 定點化處理流程圖Fig.4 Flow chart of fixed-point processing

4.2 FPGA程序設計

FPGA的程序設計建立在文獻[2-3]中已完成的仿真實驗和定點化處理基礎上，設計時采用了模塊化的方法，將芯片內部資源劃分為下變頻、低通濾波、抽取濾波、陷波、正交變換、恒模干擾實時估計、解調濾波等模塊。下面給出系統(tǒng)的核心——恒模干擾實時估計模塊的原理，其內部結構如圖5所示。模塊輸入數(shù)據(jù)為抑制載波后的受干擾復信號e1（n），對其歸一化得到帶有相位估計（n）的變量 ejφ^(n)。式（4）中的采樣快拍隨時間單調遞增，而硬件系統(tǒng)中變量的數(shù)據(jù)范圍有限，因此要計算幅度估計（n）應使用如下方法：設定一個門限，利用計數(shù)器對采樣快拍n進行計數(shù)，當計數(shù)值小于門限時，切換開關位置如圖5中所示（n）由對模塊輸入數(shù)據(jù)的模值進行累加并對當前采樣快拍n取平均的方法得到。當計數(shù)值大于門限時，開關進行切換，將式（4）中的采樣快拍n固定為常數(shù)M，α^（n）由當前時刻與前M-1時刻數(shù)據(jù)的模值累加和對M 取平均得到。將幅度估計（n）與 ejφ^(n)相乘可得恒模干擾信號估計（n），將去載波的受干擾信號與本模塊輸出的恒模干擾直接相減，可得干擾抑制后的去載波AM信號。

圖5 恒模干擾實時估計模塊硬件框圖Fig.5 Hardware block diagram of module of constant modulus interference real-time estimation

4.3 DSP程序設計

DSP的載頻估計原理在文獻[2-3]中已進行了詳細描述，這里給出DSP中程序的設計流程，如圖6所示。系統(tǒng)復位后，首先向FPGA傳輸相應的控制字[7]，然后進入載頻估計部分。估頻數(shù)據(jù)來自FPGA，估頻點數(shù)為10 000點。當首次估頻時，先進行頻點間隔為10 Hz和1 Hz的兩次粗估，然后進行間隔為0.1 Hz的精估，通過估出的載波頻率值計算出陷波器的初始值及陷波參數(shù)，將其分別進行定點化處理后傳給FPGA，系統(tǒng)重新打開中斷準備進行下一次估頻，隨后估頻過程在原有估計頻率的基礎上只進行精估即可。

圖6 DSP程序流程圖Fig.6 Flow chart of DSP program

5 實驗結果及分析

5.1 單通道恒模算法定點化處理結果

將Matlab中仿真數(shù)據(jù)源的幅度放大到與FPGA中相應模塊的輸入數(shù)據(jù)范圍相一致，分別對浮點和定點單通道恒模干擾抑制算法進行性能測試，其輸出結果分別如圖7（a）和圖7（b）所示。從波形上可直觀看出，算法經(jīng)定點化處理后，輸出的話音信號與定點化之前基本沒有變化，兩種算法的相關系數(shù)為0.992 4。使用實測數(shù)據(jù)源對定點化前后的算法進行測試，干擾抑制性能良好。仿真和實測數(shù)據(jù)源的測試結果為定點算法在硬件平臺上的實現(xiàn)提供了保障。

5.2 抗干擾接收機性能測試結果

在FPGA中對接收機的恒模干擾抑制性能進行測試，測試條件：AM信號載頻118 MHz，調制度為80%，F(xiàn)M信號載頻118 MHz，頻偏15 kHz，AM信號和FM干擾的功率均為0 dBm，將兩種信號進行混合作為接收機的輸入。利用ChipScope軟件觀察系統(tǒng)的話音輸出，如圖8所示。由測試結果可知，對混合信號直接解調時輸出信號與原始話音信號相差較大，而經(jīng)過恒模干擾抑制處理后接收機輸出的話音信號與原始話音基本一致，實現(xiàn)了抗干擾的功能。使用OTE公司的GTR100/25常規(guī)電臺作參考，改變AM信號與FM干擾的功率比，對比兩接收機輸出的話音信號，其結果如表1所示。對抗干擾接收機的性能測試并與常規(guī)接收機進行性能對比，這兩種測試方式均證明了單通道恒?？垢蓴_接收機可輸出清晰的話音信號，具有良好的干擾抑制效果。

圖7 定點化處理前后輸出結果對比Fig.7 Contrast of output results before and after fixed-point processing

圖8 抗干擾接收機性能測試Fig.8 Performance testing of anti-interference receiver

表1 抗干擾接收機與常規(guī)接收機性能對比Tab.1 Performance contrast between anti-interference and conventional receivers

6 結語

本文在基于FPGA和DSP的平臺上完成了單通恒模抗干擾民航VHF接收機的設計與實現(xiàn)。在設計過程中針對單通道恒模算法和Goertzel算法的特點，合理地分配了FPGA和DSP的功能及資源：在FPGA中搭建單通道恒模干擾抑制系統(tǒng)的主體部分，在DSP中完成對FPGA的控制和載頻估計部分。系統(tǒng)測試表明：單通道恒?？垢蓴_接收機能夠有效地抑制恒模干擾，明顯提高話音通信質量。本實現(xiàn)方案亦可應用于甚高頻數(shù)據(jù)鏈通信抗干擾，具有一定的擴展性。

[1]劉福奇，劉 波.Verilog HDL應用程序設計實例精講[M].北京：電子工業(yè)出版社，2009.

[2]吳仁彪，鐘倫瓏，胡鐵喬，等.民航地空通信中單通道最優(yōu)恒模干擾抑制方法及其系統(tǒng)[P].中國專利：ZL200710059767.1，2008-05-07.

[3]石慶研，吳仁彪，鐘倫瓏.單通道最優(yōu)恒模自適應干擾抑制方法[J].電子與信息學報，2011，33（5）：1126-1130.

[4]ALAN V.Oppenheim.Discrete-time Signal Processing[M].2版.北京：清華大學出版社，2005.

[5]鐘倫瓏.地空通信自適應干擾抑制實驗系統(tǒng)的研究與設計[D].天津：中國民用航空學院，2006.

[6]吳 鵬.單通道地空通信干擾抑制系統(tǒng)的設計與實現(xiàn)[D].天津：中國民航大學，2009.

[7]Texas Instruments Incorporated.TMS320C54x系列DSP的CPU與外設[M].北京：清華大學出版社，2006.