（北京航天控制儀器研究所，北京 100039）

（北京航天控制儀器研究所，北京 100039）

硅微諧振加速度計(jì)是一種頻率輸出的MEMS儀表，針對(duì)其差動(dòng)頻率輸出的特點(diǎn)和對(duì)靜態(tài)與動(dòng)態(tài)高精度測(cè)試精度的要求，設(shè)計(jì)并實(shí)現(xiàn)了一種高精度頻率輸出電路，實(shí)現(xiàn)了差動(dòng)頻率的實(shí)時(shí)相減和靜態(tài)與動(dòng)態(tài)頻率信號(hào)輸出。對(duì)電路及儀表的精度進(jìn)行了測(cè)試，測(cè)試結(jié)果表明，該電路穩(wěn)定性可達(dá)到1×10-9，全溫范圍內(nèi)(-40～+70 ℃)非線性優(yōu)于1×10-7，頻率分辨率可達(dá)到1×10-5，測(cè)試精度滿足儀表系統(tǒng)精度要求，使儀表更滿足工程應(yīng)用的條件。根據(jù)實(shí)際工程應(yīng)用要求，還對(duì)該電路提出了抗干擾設(shè)計(jì)，進(jìn)一步提高了該電路的工程應(yīng)用可靠性。

諧振式；頻率測(cè)量；頻率相減；抗干擾

微加速度計(jì)作為一種重要的硅微慣性器件，具備了MEMS儀表的眾多優(yōu)點(diǎn)。由于采用頻率信號(hào)輸出，在傳輸過(guò)程中信號(hào)不易失真，并且無(wú)需經(jīng)過(guò) A/D轉(zhuǎn)換就可直接與數(shù)字系統(tǒng)接口，極大簡(jiǎn)化了應(yīng)用系統(tǒng)的設(shè)計(jì)，同時(shí)還具有抗干擾和高穩(wěn)定性的特點(diǎn)。由于硅微諧振加速度計(jì)采用差動(dòng)音叉布置方案[1]，雙路頻率信號(hào)之差與外界輸入加速度成比例，這一差動(dòng)過(guò)程往往會(huì)降低系統(tǒng)的響應(yīng)時(shí)間，同時(shí)大幅降低測(cè)試效率。因此針對(duì)這類高精度頻率信號(hào)輸出儀表，需要研究同時(shí)具有高精度靜態(tài)和動(dòng)態(tài)測(cè)試精度的測(cè)試方法及測(cè)試設(shè)備，并兼顧工程應(yīng)用的便利性。

目前，較為通用的頻率信號(hào)測(cè)試途徑主要有高精度頻率信號(hào)計(jì)數(shù)器、DSP或FPGA[2]實(shí)時(shí)采樣處理電路和高速信號(hào)采集卡三種。第一種測(cè)試方法的靜態(tài)測(cè)試精度較高，但無(wú)法在硅微諧振加速度計(jì)輸入加速度成正弦變化時(shí)，準(zhǔn)確測(cè)量正弦交變頻率信號(hào)的幅值和頻率；第二種測(cè)試方法對(duì)于靜態(tài)和動(dòng)態(tài)頻率信號(hào)均有較好的測(cè)試精度，但技術(shù)實(shí)現(xiàn)途較復(fù)雜，電路小型化困難，電路自身發(fā)熱量對(duì)硅微敏感結(jié)構(gòu)的影響較大；第三種方法適合測(cè)試動(dòng)態(tài)變化較快的頻率信號(hào)，但限于自身時(shí)鐘缺少溫控裝置，同時(shí)時(shí)鐘頻率不高增加了同步測(cè)試誤差，因此靜態(tài)測(cè)試精度相對(duì)較低。

為了實(shí)現(xiàn)諧振類儀表的工程化進(jìn)程，設(shè)計(jì)并實(shí)現(xiàn)一款高精度、小型化并具有雙路頻率信號(hào)相減功能的頻率輸出電路就顯得極為必要。

1 差動(dòng)頻率輸出電路原理

根據(jù)文獻(xiàn)報(bào)道，實(shí)現(xiàn)頻率求差的功能可采用CPLD結(jié)合單片機(jī)、DSP或者FPGA來(lái)實(shí)現(xiàn)，電路設(shè)計(jì)相對(duì)復(fù)雜，需要包含計(jì)數(shù)器模塊、微控制器模塊和串行通訊電路模塊，同時(shí)與頻率相關(guān)的數(shù)學(xué)運(yùn)算需要編程實(shí)現(xiàn)。這一部分電路無(wú)疑增加諧振加速度計(jì)組件的規(guī)模，大大削弱了硅微器件重量輕體積小的優(yōu)勢(shì)。

諧振加速度計(jì)頻率變化的機(jī)理可以表示為：

即頻率是相位的微分，頻率的變化等效于單位時(shí)間相位的變化。根據(jù)這一基本思想，本文提出了一種差動(dòng)頻率輸出電路，電路由三相時(shí)鐘、時(shí)序識(shí)別網(wǎng)絡(luò)及輸出級(jí)調(diào)整電路三部分構(gòu)成，基本電路如圖1所示。

圖1 頻差電路原理框圖Fig.1 Schematic of differential frequency circuit

采用 D觸發(fā)器級(jí)聯(lián)實(shí)現(xiàn)三相時(shí)鐘，實(shí)際上是由三相形成電路組成，其電路圖如圖2所示。實(shí)際上三相時(shí)鐘是一個(gè)環(huán)形計(jì)數(shù)器，它把單相的fin信號(hào)分成三相方波信號(hào)，圖2中三個(gè)級(jí)聯(lián)的D觸發(fā)器均為上升沿觸發(fā)翻轉(zhuǎn)，而fin被同步輸入到各個(gè)D觸發(fā)器的CP端。當(dāng)觸發(fā)器Ι翻轉(zhuǎn)時(shí)，為觸發(fā)器Π第二個(gè)到來(lái)的脈沖翻轉(zhuǎn)創(chuàng)造條件，以此類推，形成了三相電路工作的波形，同時(shí)三相的相移均為120°，如圖3所示。將兩路輸入信號(hào)分別經(jīng)三相時(shí)鐘分頻后，以其中任意一個(gè)三相時(shí)鐘輸出作為時(shí)鐘參考，將分頻信號(hào)分別與參考信號(hào)分別進(jìn)行與非運(yùn)算。當(dāng)兩輸入信號(hào)f1和f2無(wú)頻差時(shí)，M1、M2、M3這三路信號(hào)中將會(huì)僅有一路輸出一定頻率脈沖，此脈沖的占空比由兩路輸入信號(hào)的初始頻率決定，另兩路信號(hào)置高，時(shí)序關(guān)系如圖4所示。

圖2 三相時(shí)鐘原理圖Fig.2 Schematic diagram of trinomial clock

圖3 三相時(shí)鐘時(shí)序圖Fig.3 Scheduling of trinomial clock

圖4 輸入無(wú)頻差時(shí)M1、M2、M3輸出時(shí)序Fig.4 Output of M1, M2, and M3 when without input frequency-difference

當(dāng)兩路輸入信號(hào)具有一定頻差時(shí)，由于頻率是相位的微分，兩路輸入信號(hào)一路為基準(zhǔn)，另一路波形超前或者滯后。此時(shí)，M1、M2、M3三路信號(hào)將輸出一定相位關(guān)系的脈沖，脈沖頻率與輸入信號(hào)的頻差成正比。

M1、M2、M3三路信號(hào)分別攜帶著兩路輸入信號(hào)的頻差關(guān)系（時(shí)序上體現(xiàn)為相位關(guān)系），這三路信號(hào)也是整個(gè)頻差電路重要的中間信號(hào)，它們的時(shí)序關(guān)系直接決定了時(shí)序識(shí)別網(wǎng)絡(luò)能否正確輸出輸入信號(hào)的頻差。當(dāng)兩路輸入信號(hào)f1和f2經(jīng)過(guò)三相時(shí)鐘電路，輸出信號(hào)QA1、QB1、QC1、QA2、QB2、QC2按照?qǐng)D1送到M1、M2、M3端，得到如圖5所示波形。

圖5 輸入有頻差時(shí)時(shí)序關(guān)系圖Fig.5 Sequential relationship when with input frequency-difference

當(dāng)f1＞f2時(shí)，兩路的時(shí)鐘信號(hào)將出現(xiàn)相對(duì)移動(dòng)，此時(shí)，M1、M2、M3出現(xiàn)“0”狀態(tài)的次序?yàn)椋篗1→M2→M3→M1……，這個(gè)時(shí)序關(guān)系可用表1來(lái)表示。

同理當(dāng)f1＜f2時(shí)，M1、M2、M3出現(xiàn)“0”狀態(tài)的次序?yàn)椋篗1→M3→M2→M1……，這個(gè)時(shí)序關(guān)系可用表2來(lái)表示。

表1 M1、M2、M3的時(shí)序關(guān)系(I)Tab.1 Sequential relationship of M1, M2, and M3 (I)

表2 M1、M2、M3的時(shí)序關(guān)系(II)Tab.2 Sequential relationship of M1, M2, and M3 (II)

對(duì)于前一種脈沖順序，僅正通道由脈沖輸出；對(duì)于后一種則僅有負(fù)通道有脈沖輸出。

時(shí)序識(shí)別網(wǎng)絡(luò)是該電路的主要部分，利用RS觸發(fā)器的狀態(tài)保持功能，根據(jù)RS觸發(fā)器的特性表3可知：當(dāng)R/S端無(wú)輸入時(shí)，觸發(fā)v器將保持上一個(gè)狀態(tài)，也就是說(shuō)圖1中1、2、3端將根據(jù)M1、M2、M3翻轉(zhuǎn)時(shí)序順序分別保持上一個(gè)狀態(tài)，且三路信號(hào)相位差恒定。當(dāng)1、2、3任意一端為高時(shí)，將輸出一個(gè)脈沖，該脈沖的頻率就是電路輸入信號(hào)的頻差，如圖 7所示。這樣的時(shí)序關(guān)系與我們?cè)O(shè)計(jì)這款電路的基本原理依據(jù)相輔相成，兩路信號(hào)的頻差就是信號(hào)的相位差在單位時(shí)間的變化量，由于采用了三相時(shí)鐘對(duì)輸入信號(hào)進(jìn)行了相位和頻率的等分，也就增加了對(duì)頻差信號(hào)的采樣率，保證了信號(hào)的完整性。前向通路采用了三相時(shí)鐘，時(shí)序識(shí)別網(wǎng)絡(luò)采用三路RS觸發(fā)器進(jìn)行信號(hào)的相位的識(shí)別，如果前向通路采用4相時(shí)鐘即就是4分頻，則相應(yīng)地采用四路RS觸發(fā)器進(jìn)行識(shí)別。但是分頻倍數(shù)越多，分頻信號(hào)相位差越小，分頻精度就越高，電路就越復(fù)雜，在設(shè)計(jì)時(shí)可權(quán)衡系統(tǒng)需求和精度要求來(lái)進(jìn)行電路設(shè)計(jì)。

圖6 時(shí)序識(shí)別網(wǎng)絡(luò)原理圖Fig.6 Schematic of sequential identifying network

表3 RS觸發(fā)器狀態(tài)表Tab.3 States of RS trigger

圖7 有頻差時(shí)時(shí)序識(shí)別網(wǎng)絡(luò)時(shí)序Fig.7 Scheduling of sequential identifying network when with frequency differences

2 差頻電路抗干擾設(shè)計(jì)

在測(cè)試過(guò)程中設(shè)備通斷電或較強(qiáng)電磁干擾產(chǎn)生時(shí)，將會(huì)通過(guò)地線將干擾脈沖引入至諧振加速度計(jì)電路系統(tǒng)中，也就是在諧振加速度輸出頻率信號(hào)上將會(huì)疊加某些脈沖干擾，并隨有用信號(hào)一起進(jìn)入差頻電路部分，形成有用信號(hào)上升沿或下降沿的抖動(dòng)。由于數(shù)字器件均為邊緣觸發(fā)，則將在輸出端產(chǎn)生正負(fù)通道相等的脈沖輸出，從而影響了電路的測(cè)量精度和穩(wěn)定性。因此，需要對(duì)電路進(jìn)行抗干擾能力的設(shè)計(jì)。

利用單穩(wěn)態(tài)觸發(fā)器外來(lái)脈沖觸發(fā)下能夠由穩(wěn)態(tài)轉(zhuǎn)到暫態(tài)，暫態(tài)維持一段時(shí)間后將自動(dòng)返回到穩(wěn)定狀態(tài)，而暫態(tài)維持時(shí)間的長(zhǎng)短取決于電路本身的參數(shù)這一特點(diǎn)，對(duì)頻差電路進(jìn)行抗干擾設(shè)計(jì)，改進(jìn)后的原理如圖8所示。

圖8 采取抗干擾措施差頻電路原理圖Fig.8 Schematic diagram of anti-jamming design

當(dāng)擾動(dòng)信號(hào)頻率較高時(shí)，引入到諧振加速度計(jì)輸出頻率信號(hào)，則這個(gè)信號(hào)的相位抖動(dòng)將會(huì)很劇烈，且波動(dòng)幅度較大，此時(shí)經(jīng)三相時(shí)鐘分頻的三路信號(hào)的上升沿或下降沿就會(huì)同時(shí)產(chǎn)生幅度較大左右波動(dòng)，根據(jù)電路的原理，當(dāng)任意兩路信號(hào)邊緣在正常相位差以外的相位波動(dòng)同時(shí)到達(dá)同電平時(shí)，將會(huì)有一個(gè)脈沖輸出，而這個(gè)脈沖是我們不需要的，故通過(guò)設(shè)置單穩(wěn)態(tài)觸發(fā)器的保持時(shí)間。將分頻后兩兩邏輯與非輸出信號(hào)高電平持續(xù)時(shí)間縮短，使信號(hào)間邊緣時(shí)間差拉大，保證信號(hào)間邊緣有足夠的相位差。

目前硅微諧振加速度計(jì)標(biāo)度因數(shù)大概在 400 Hz/g，分辨率約為20 μg，最小分辨率下輸出頻差為0.008 Hz，而全量程加速度輸入的頻率變化約 10 kHz，頻率輸出電路的動(dòng)態(tài)精度小于 106，這對(duì)頻率輸出電路的分辨率和抗干擾能力提出了較高要求。

3 差動(dòng)頻率輸出電路性能測(cè)試

由于上述差頻電路是采用數(shù)字電路原理，且選取的芯片具有較強(qiáng)的通用性，電路邏輯嚴(yán)密，經(jīng)過(guò)反復(fù)調(diào)試和實(shí)驗(yàn)證明電路原理也很成熟可靠，因此該電路極易集成?？紤]到混合集成工藝較一次集成成本低且工藝流程簡(jiǎn)單，設(shè)計(jì)、實(shí)現(xiàn)周期也較短，我們采用了混合集成工藝設(shè)計(jì)并生產(chǎn)了該電路的陶瓷封裝芯片。

目前我們的諧振式硅微加速度計(jì)閾值可達(dá)到 25 μg，標(biāo)度因數(shù)為200 Hz/g時(shí)，差頻輸出電路必須能夠達(dá)到5×10-3的分辨率，通過(guò)測(cè)試該電路至少可以達(dá)到1×10-5的分辨率。

圖9 二次集成產(chǎn)品外觀效果Fig. 9 The appearance of integrated circuit

表4 差頻輸出電路分辨率測(cè)試數(shù)據(jù)Tab.4 Resolution test of differential frequency output circuit

采用信號(hào)發(fā)生器作為穩(wěn)定的信號(hào)源，設(shè)定一路信號(hào)頻率固定另一路頻率可變，測(cè)試了該差頻電路的穩(wěn)定性，測(cè)試數(shù)據(jù)顯示差頻輸出的穩(wěn)定性達(dá)到 1×10-9量級(jí)。

表5 差頻輸出電路穩(wěn)定性測(cè)試數(shù)據(jù)Tab.5 Stability test of differential frequency output circuit

該電路作為諧振加速度計(jì)電路輸出環(huán)節(jié)，它的性能會(huì)直接影響用戶對(duì)儀表本身性能指標(biāo)的認(rèn)知，該電路的線性度決定了能否獲得準(zhǔn)確的且與輸入加速度成正比的頻率信號(hào)。從電路常溫及高低溫非線性度測(cè)試結(jié)果可知，電路非線性度達(dá)到 3.3×10-8，高低溫條件下非線性度均在1×10-7以下。綜合目前諧振加速度計(jì)的非線性度指標(biāo)，該電路的性能指標(biāo)符合諧振加速度計(jì)電路系統(tǒng)的要求。

表6 全溫非線性測(cè)試數(shù)據(jù)Tab.6 Non-linear vs. temperature

圖10 差頻輸出電路常溫非線性Fig.10 Nonlinearity of circuit at normal temperature

4 結(jié) 論

針對(duì)諧振加速度計(jì)差動(dòng)頻率輸出的特點(diǎn)，介紹了頻率測(cè)量電路的設(shè)計(jì)方法及設(shè)計(jì)關(guān)鍵，提出了一種可實(shí)時(shí)進(jìn)行雙路頻率差計(jì)算的電路設(shè)計(jì)思路。為了避免測(cè)試系統(tǒng)外加干擾對(duì)儀表測(cè)試精度的影響，文中對(duì)差頻電路進(jìn)行了抗干擾設(shè)計(jì)并實(shí)現(xiàn)。通過(guò)一系列的指標(biāo)測(cè)試表明，該電路的性能滿足儀表系統(tǒng)要求。另外，針對(duì)工程化應(yīng)用要求，采用混合集成工藝設(shè)計(jì)并生產(chǎn)了該電路的陶瓷封裝芯片，進(jìn)一步為諧振加速度計(jì)滿足工程化應(yīng)用奠定了基礎(chǔ)。

（References）：

[1] 王巍，王巖，莊海涵，邢朝洋. 諧振式硅微加速度計(jì)閉環(huán)控制系統(tǒng)的分析與設(shè)計(jì)[J]. 中國(guó)慣性技術(shù)學(xué)報(bào)，2012，20(6)：744-748.

WANG Wei, WANG Yan, ZHUANG Hai-han, XING Chao-yang. Analysis and design of closed-loop control system for silicon resonant accelerometer[J]. Journal of Chinese Inertial Technology, 2012, 20(6): 744-748.

[2] 朱欣華，姜智能，裘安萍，等. 硅微諧振式加速度計(jì)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J]. 中國(guó)慣性技術(shù)學(xué)報(bào)，2009，17(1)：76-80.

ZHU Xin-hua, JANG Zhi-neng, QIU An-ping. Design of data acquisition system for silicon miromachined resonant accelerometer[J]. Journal of Chinese Inertial Technology, 2009, 17(1): 76-80.

[3] 石然，裘安萍，蘇巖. 硅微諧振式加速度計(jì)的實(shí)現(xiàn)性能測(cè)試[J]. 光學(xué)緊密工程，2010，18(12)：2583-2589.

SHI Ran, QIU An-ping, SU Yan. Implementation and experiment of micromechinal differential silicon resonant accelerometer[J]. Optics and Precision Energinnering, 2010, 18(12): 2583-2589.

[4] 王巍，王巖，莊海涵，邢朝洋. 硅微諧振加速度計(jì)交流檢測(cè)信號(hào)解耦技術(shù)[J]. 中國(guó)慣性技術(shù)學(xué)報(bào)，2012，20(4)：468-471.

WANG Wei, WANG Yan, ZHUANG Hai-han, XING Chao-yang. AC detection signal decoupling for silicon resonant accelerometer[J]. Journal of Chinese Inertial Technology, 2012, 20(4): 468-471.

[5] 畢小偉，廖波勇，嚴(yán)小軍. 一種石英振梁加速度計(jì)驅(qū)動(dòng)仿真的設(shè)計(jì)[J]. 導(dǎo)航與控制，2011，10(4)：38-42.

BI Xiao-wei, LIAO Bo-yong, YAN Xiao-jun. Drive circuit simulation of quartz vibrating beam accelerometer [J]. Navigation and Control, 2011, 10(4): 38-42.

[6] Hopins R, Miola J, Sawyer W. The silicon oscillating accelerometer: A high-performance MEMS accelerometer for precision navigation and strategic guidance application[R]. The Charles Stark Draper Laboratory, Inc., 2005: 970-979.

[7] Qiu Anping, Su Yan, Zhu Xinhua, et al. Bulk micromachined silicon resonant accelerometer[C]// International Conference on Information and Automation. 2009: 1289-1292.

[8] Pinto D, Mercier D, Kharrat C, et al. A small and highsensitivity resonant accelerometer[C]//Proceedings of the Eurosensors XXⅢ Conference. 2009: 536-539.

[9] Tocchio A, Caspani A, Langfelder G, et al. Resolution and start-up dynamics of MEMS resonant accelerometers [C]//2011 IEEE Sensors Conference. 2011: 161-164.

[10] Vigevani G, Goericke F T, Pisano A P. Microleverage DETF aluminum nitride resonating accelerometer[C]// 2012 IEEE International Frequency Control Symposium. 2012: 754-757.

[11] Comi C, Corigliano A, Langfelder G, et al. A resonant microaccelerometer with high sensitivity operating in an oscillating circuit[J]. Journal of Microelectromechanical Systems, 2010, 19(5): 1140-1152.

高精度硅微諧振加速度計(jì)頻率測(cè)量輸出電路

張 玲，王 巖，邢朝洋

High-precision frequency output circuit for silicon micromechanical resonant accelerometer

ZHANG Ling, WANG Yan, XING Chao-yang
(Beijing Aerospace Control Device Institute, Beijing 100039, China)

The silicon micromechanical resonant accelerometer is an MEMS instrument with frequency output. In view of the differential frequency’s output characteristics and in order to satisfy the requirement of static and dynamic high-accuracy test, a high-accuracy frequency exportation circuit was designed, which realized the real-time subtraction of differential frequency and the output of static or dynamic frequency signal. The accuracy test of the circuit and the gauge shows that the circuit stability can reach 1×10-9, the non-linearity is better than 1×10-7in full temperature range of -40～+70 ℃, and the resolution can reach ≥1×10-5. The test accuracy satisfies the accuracy requirements of the gauge system, thus the engineering application condition be more easily satisfied. In addition, according to the requirements of engineering application, an anti-jamming design was put forward, which further improve the reliability.

resonant; frequency measurement; frequency subtraction; anti-jamming

1005-6734(2014)06-0820-05

10.13695/j.cnki.12-1222/o3.2014.06.022

文獻(xiàn)標(biāo)志碼：

2014-07-17；

2014-11-07

國(guó)防基礎(chǔ)科研項(xiàng)目支持（A0320110013）

張玲（1981—），女，工程師，研究方向?yàn)镸EMS儀表。E-mail：lingzhang_2000@sina.com