柴彥科+蒲年年+譚+稀+徐冬梅+崔衛(wèi)兵+劉肅

摘 要： 功率VDMOS器件作為新一代高壓大電流功率器件兼有雙極晶體管和普通MOS器件的優(yōu)點，廣泛應用于各個領域。由于功率VDMOS的工作條件惡劣，在高溫大電壓的應用環(huán)境下失效概率較大。在所有的失效機制中，很大一部分是由于器件無法承受瞬間高壓脈沖，致使器件芯片燒壞失效。表現(xiàn)出的是在芯片某處產生一明顯的燒穿點即所謂的“熱點”。這里主要介紹了塑封VDMOS器件進行單雪崩能量測試過程和實際應用中不良品產生熱點的原因，從二次擊穿的角度對其進行理論解釋并提出一些改進措施。

關鍵詞： 功率晶體管； 單雪崩能量測試； 熱點； 失效分析

中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X（2014）17?0113?04

Abstract： As a new generation of high?voltage and high?current power devices， VDMOS devices have both advantages of bipolar transistors and general MOS devices， and are widely used in various areas. The failure probability of VDMOS is bigger under the high temperature and high voltage application environment due to its bad working conditions. In all the failure mechanism， the device chips′ burnout is mainly caused by instantaneous high?voltage pulse， to which the device can't afford. It will produce an obvious burn?through point on a chip， which is so?called "hot spot". The reason why the so?called "hot spots" appear on defective products in the process of single avalanche energy testing or practical application of VDMOS devices is described in this paper. The theoretical explanation is made in the view of the secondary breakdown. Some improving measures are put forward.

Keyword： power transistor； EAS test； hot spot； failure analysis

0 引 言

在功率器件中，VDMOS器件由于其獨特的高輸入阻抗、低驅動功率、高開關速度等特點，使得在開關穩(wěn)壓電源、交流傳動、大屏幕顯示驅動等領域中得到廣泛應用[1]。隨著工藝的不斷發(fā)展，器件集成度的不斷提高，VDMOS單元的尺寸越來越小，加之該類器件經常工作在高電壓、大電流的狀態(tài)下，在實際使用過程中，其可靠性成為使用者關注的首要任務。為了提高其使用可靠性，在封裝過程中需對其進行雪崩能量測試，以剔除不良品。

1 EAS測試級

EAS測試是通過給器件施加一單脈沖能量來考核MOS產品的承受能力，以剔除芯片本身存在的潛在缺陷或在封裝過程中造成輕微損傷的不良品，從而使產品在使用前得到有效的篩選，能更可靠地工作。EAS測試原理圖如圖1所示。當器件處于導通時，電子在電壓作用下由VDMOS的源極流向漏極在測試電路中形成回路，如電路中的負載為感性負載，電流呈線性增加。當突然關斷器件時，感性負載中積蓄的能量，將繼續(xù)維持源極與漏極之間的電流，使VDMOS的漏端電壓上升，達到器件的雪崩擊穿電壓，形成源漏之間的轉移電流，瀉放掉感性負載中積蓄的能量[2?3]。

2 熱 點

采用韓國STATEC 雪崩測試儀EAS2100V 進行TO?220形式封裝的SWP7N65型 VDMOS雪崩能量測試。該產品封裝后測試結果如下：擊穿電壓[BVDSS>]650 V，[IDSS<]1 μA，閾值電壓[VT]約為3 V，柵漏電流[IGSS<]100 nA，導通電阻[RDS（on）<]1.2 Ω，[EAS=]276 mJ。

對VDMOS進行EAS測試過程中，首先設定[EAS=]276 mJ為參考點，可靠性較好的器件抗雪崩擊穿能力較強，在測試過程中易通過；對于由各種原因使得狀況不良的芯片，抗雪崩擊穿能力較低，在測試中不能通過。不良現(xiàn)象主要有兩種：

（1） 測試后器件燒壞，顯示PRE?SHORT，所有常規(guī)參數(shù)均顯示短路；

（2） 測試不能通過，但器件沒有燒壞，顯示POST?SHORT。

對于燒壞的不良品進行環(huán)氧開封，開封后利用金相顯微鏡檢查芯片工藝缺陷并拍照記錄。分別觀察燒壞器件的芯片，絕大多數(shù)失效器件的鋁膜出現(xiàn)局部發(fā)黑，這種現(xiàn)象是由于功率過大引起的鋁膜慢性損傷。在熱量和電流的沖擊下鋁表面出現(xiàn)再結晶，表面變得十分粗糙。在顯微鏡下觀察，由于光的漫反射作用，在視場內呈現(xiàn)鋁發(fā)黑。有些芯片會產生熱點，熱點是指電流集中并經過高溫而造成局部損壞的區(qū)域。在熱點出現(xiàn)的位置將產生鋁膜局部發(fā)黑、鋁?硅合金化起球等現(xiàn)象。不同位置熱點示意圖如圖2所示。

其中，（a）為芯片表面存在一明顯的燒穿斑點，位于源極焊接點附近，芯片其他狀況正常。（b）為熱點位于源極任意地區(qū)，焊線裝配情況正常，芯片邊沿沒有損傷跡象。（c）為熱點存在于器件柵極引線附近，芯片其他狀況正常。（d）為對某一有熱點的芯片進行腐球試驗，試驗后發(fā)現(xiàn)各壓焊區(qū)良好，無破損等不良現(xiàn)象，說明此處僅鋁層被燒穿。

發(fā)生二次擊穿產生熱點的部位常常與該處存在工藝缺陷有關，這些缺陷引起電流集中，導致PN結局部燒壞。

（1） 在實際封裝工藝流程中，芯片粘接時會不可避免地產生空洞[4]，如回流焊過程中焊劑和材料化學反應留下的氣泡可能在粘結層中留下空洞，此外，在器件使用過程中，粘結層合金由于熱?機械應力的反復作用也可能產生疲勞和空洞。利用ansys熱分析軟件進行模擬顯示空洞處溫度高于其他部位且空洞大小與位置都對芯片最高溫度有較大影響。芯片在空洞處部分散熱不良，因溫升較大形成熱點，電流在熱點附近集中從而導致器件燒壞，對產生熱點芯片進行空洞拍照，孔洞率普遍較大。如圖3所示。

（2） 由于柵氧化層很薄，很容易受到雜質（主要是Na+）玷污而引起電流集中。分別對熱點內外進行元素分析，如圖4所示，發(fā)現(xiàn)熱點處Na+含量較大，而在熱點外部其他部位則很少。

（3） 鍵合壓力過大，造成鍵合點下的硅晶體損傷，在芯片內部留下殘留應力，也會引起電流集中。水氣可以通過塑封料與外引線框架界面進入塑封器件，再沿著內引線與封裝料的界面進入芯片表面，或者由于塑封料自身具有透水性，水氣可直接通過塑封料擴散到芯片表面，吸收的水氣含有大量離子沾污物。此外，由于塑封材料中一般還加有填充劑、增塑劑、阻燃劑、催化劑、脫模機和顏料等[5]，如果固化劑中殘存有未反應完的高分子合成樹脂，不僅會使塑封材料的熱性能惡化，而且易于發(fā)生水解并生成有害的Cl-，Na+等離子。當Cl-含量大于0.4 ppm便會對器件性能產生影響[6]。器件芯片表面存在Cl-玷污時，鋁腐蝕的反應速度很快。Cl-在電場驅動下聚集在陽極附近，與鋁膜表面的天然鈍化層發(fā)生反應，生成可溶性鹽：

新生成的Cl-又繼續(xù)參加反應，這是一種連鎖反應，使反應能自然地連續(xù)下去，所以只要有少量Cl-存在就會導致鋁的大量腐蝕。這樣一來，表面的Al2O3被腐蝕而受到破壞，未破壞表面和破壞的表面分別形成陰極和陽極，陽極處的金屬成為離子狀態(tài)而被溶解，產生電流流向陰極。由于陽極面積與陰極相比很小，陽極的電流密度很大，將進一步腐蝕已破壞的表面。加上過大的鍵合應力作用，破壞處將逐漸形成裂紋，并且裂紋會隨時間逐漸擴展。這種裂紋能穿過晶粒進而形成熱點。

（4） 線材本身及焊頭的毛刺以及固體顆粒玷污等，也會使局部電流集中而引起芯片燒穿，這種形式形成的熱點大都位于源極焊球附近，且芯片表面其他狀況正常。

（5） EOS/EDS也會引起熱點產生。過電應力（EOS）是指元器件承受的電壓或電流應力超過其允許的最大范圍。當對器件的引腳持續(xù)的施加較大電壓或電流應力，通常情況下使EOS 發(fā)生的電應力要持續(xù)1 ms以上，但μs量級的電應力也能造成過電力現(xiàn)象的產生，器件將會受EOS損傷在局部形成熱點，當局部熱點溫度達到材料熔點時使材料熔化，形成開路或短路，導致器件燒毀。當柵氧有針孔時，靜電放電（ESD）也會引起擊穿發(fā)生[7]。

3 VDMOS雪崩擊穿機理

如圖5所示，在VDMOS器件內部各層間存在寄生二極管和三極管。當漏源電壓大于閾值電壓時，器件開始導通，電子由源極經體表P型體區(qū)反轉層形成的溝道進入漏極，之后直接進入漏極節(jié)點；漏極寄生二極管的反向漏電流會在飽和區(qū)產生一個小的電流分量。而在穩(wěn)態(tài)時，寄生二極管、三極管的影響不大。

關斷時，為使器件體表反轉層關閉，應當去掉柵極電壓或施加反向電壓。這時，溝道電流開始減小，感性負載使漏極電壓升高以維持漏極電流的恒定。漏極電壓升高，其電流由溝道電流和位移電流組成，其中位移電流是漏極體二極管耗盡區(qū)生成的，大小與[dVDSdt]成比例。漏極電壓升高的比率與寄生三極管基極放電以及漏極耗盡區(qū)充電的比率有關；而后者是由漏?源極電容、漏極電流決定的。在忽略其他原因時，漏極電流越大電壓會升高的越快。如果沒有外部鉗位電路的保護，漏極電壓會持續(xù)升高，則漏極體二極管將會由于雪崩倍增效應產生較多的載流子，而進入持續(xù)導通模式。此時，全部漏極電流（即雪崩電流）流過體二極管，從而發(fā)生雪崩擊穿。

總的來說，當加在功率管上的能量超過臨界值時，器件內部各個地方因電流局部集中而出現(xiàn)熱點，結果因局部溫升較快而引起電流不斷增大，最后導致器件損壞。

4 改善VDMOS熱擊穿方法

首先在器件設計上可通過降低P?body寄生電阻[Rb]下手，只要[Rb]盡可能小，使器件承受反向耐量時，[Rb]上的壓降小于N+/P-結的正向壓降，寄生三極管才不會導通，也就不會燒壞器件。通過增加P?body結深來減小寄生電阻，但是P?body結深如果太深，在源擴散結深不變的情況下，溝道長度會隨之增加，所以結深選取要適當；此外，可以通過增加P?body區(qū)的摻雜濃度來減小[Rb，]但是濃度的變化還受到閾值電壓等因素的限制。因此，P?body濃度選擇也需要適當。其次，改善器件的散熱機構，改進芯片燒結材料和工藝，減少接觸電阻，盡量減少空洞，提高散熱性能。最后，減少芯片表面和體內缺陷。如提高光刻質量，辟免出現(xiàn)套刻不準、嚴重毛刺和針孔；提高鍵合質量和工藝潔凈度等。

5 結 語

功率VDMOS器件在進行雪崩能量測試或使用過程中，雜質離子、線材本身或焊頭毛刺、空洞等都會引起器件芯片局部電流集中而產生熱點，從而造成器件的永久失效，可以在器件設計和工藝流程各方面進行改善以減少熱點的產生。

參考文獻

[1] 陳龍，沈克強.VDMOS場效應晶體管的研究與進展[J].電子器件，2006（1）：290?295.

[2] 鄭海東，陳啟秀.VDMOS功率晶體管的應用及雪崩能量測試[J].電子與儀表技術，1992（3）：1?7.

[3] 婁靖超.功率MOSFET的UIS特性研究[D].成都：電子科技大學，2009.

[4] 謝鑫鵬，畢向東，胡俊，等.空洞對功率芯片粘貼焊層熱可靠性影響的分析[J].半導體技術，2009（10）：960?964.

[5] 梁平輝.柔韌性環(huán)氧樹脂體系的配方設計、性能、制備與應用[DB/OL].http：//wenku.baidu.com/link？url=NI7VLiYn8o46r8OG[GfzFa?HdW_oDVg7ARzPpj9FvELL_ZTcXu0tXkgp_kPpRn_Uszb?]QcwjQ5EG_yRBJKd9we1v1fep_?5EyP5C3，2004?05?06.？？？？

[6] 張鵬，陳億裕.塑封器件失效機理及其快速評估技術研究[J].半導體術，2006，31（9）：676?679.

[7] 《半導體器件可靠性》編寫組.半導體器件可靠性[M].北京：國防工業(yè)出版社，1978.

[8] 張臻鑒，劉文媛.塑封半導體器件的可靠性保證措施[J].現(xiàn)代電子技術，2010，33（16）：164?165.

發(fā)生二次擊穿產生熱點的部位常常與該處存在工藝缺陷有關，這些缺陷引起電流集中，導致PN結局部燒壞。

（1） 在實際封裝工藝流程中，芯片粘接時會不可避免地產生空洞[4]，如回流焊過程中焊劑和材料化學反應留下的氣泡可能在粘結層中留下空洞，此外，在器件使用過程中，粘結層合金由于熱?機械應力的反復作用也可能產生疲勞和空洞。利用ansys熱分析軟件進行模擬顯示空洞處溫度高于其他部位且空洞大小與位置都對芯片最高溫度有較大影響。芯片在空洞處部分散熱不良，因溫升較大形成熱點，電流在熱點附近集中從而導致器件燒壞，對產生熱點芯片進行空洞拍照，孔洞率普遍較大。如圖3所示。

（2） 由于柵氧化層很薄，很容易受到雜質（主要是Na+）玷污而引起電流集中。分別對熱點內外進行元素分析，如圖4所示，發(fā)現(xiàn)熱點處Na+含量較大，而在熱點外部其他部位則很少。

（3） 鍵合壓力過大，造成鍵合點下的硅晶體損傷，在芯片內部留下殘留應力，也會引起電流集中。水氣可以通過塑封料與外引線框架界面進入塑封器件，再沿著內引線與封裝料的界面進入芯片表面，或者由于塑封料自身具有透水性，水氣可直接通過塑封料擴散到芯片表面，吸收的水氣含有大量離子沾污物。此外，由于塑封材料中一般還加有填充劑、增塑劑、阻燃劑、催化劑、脫模機和顏料等[5]，如果固化劑中殘存有未反應完的高分子合成樹脂，不僅會使塑封材料的熱性能惡化，而且易于發(fā)生水解并生成有害的Cl-，Na+等離子。當Cl-含量大于0.4 ppm便會對器件性能產生影響[6]。器件芯片表面存在Cl-玷污時，鋁腐蝕的反應速度很快。Cl-在電場驅動下聚集在陽極附近，與鋁膜表面的天然鈍化層發(fā)生反應，生成可溶性鹽：

新生成的Cl-又繼續(xù)參加反應，這是一種連鎖反應，使反應能自然地連續(xù)下去，所以只要有少量Cl-存在就會導致鋁的大量腐蝕。這樣一來，表面的Al2O3被腐蝕而受到破壞，未破壞表面和破壞的表面分別形成陰極和陽極，陽極處的金屬成為離子狀態(tài)而被溶解，產生電流流向陰極。由于陽極面積與陰極相比很小，陽極的電流密度很大，將進一步腐蝕已破壞的表面。加上過大的鍵合應力作用，破壞處將逐漸形成裂紋，并且裂紋會隨時間逐漸擴展。這種裂紋能穿過晶粒進而形成熱點。

（4） 線材本身及焊頭的毛刺以及固體顆粒玷污等，也會使局部電流集中而引起芯片燒穿，這種形式形成的熱點大都位于源極焊球附近，且芯片表面其他狀況正常。

（5） EOS/EDS也會引起熱點產生。過電應力（EOS）是指元器件承受的電壓或電流應力超過其允許的最大范圍。當對器件的引腳持續(xù)的施加較大電壓或電流應力，通常情況下使EOS 發(fā)生的電應力要持續(xù)1 ms以上，但μs量級的電應力也能造成過電力現(xiàn)象的產生，器件將會受EOS損傷在局部形成熱點，當局部熱點溫度達到材料熔點時使材料熔化，形成開路或短路，導致器件燒毀。當柵氧有針孔時，靜電放電（ESD）也會引起擊穿發(fā)生[7]。

3 VDMOS雪崩擊穿機理

如圖5所示，在VDMOS器件內部各層間存在寄生二極管和三極管。當漏源電壓大于閾值電壓時，器件開始導通，電子由源極經體表P型體區(qū)反轉層形成的溝道進入漏極，之后直接進入漏極節(jié)點；漏極寄生二極管的反向漏電流會在飽和區(qū)產生一個小的電流分量。而在穩(wěn)態(tài)時，寄生二極管、三極管的影響不大。

關斷時，為使器件體表反轉層關閉，應當去掉柵極電壓或施加反向電壓。這時，溝道電流開始減小，感性負載使漏極電壓升高以維持漏極電流的恒定。漏極電壓升高，其電流由溝道電流和位移電流組成，其中位移電流是漏極體二極管耗盡區(qū)生成的，大小與[dVDSdt]成比例。漏極電壓升高的比率與寄生三極管基極放電以及漏極耗盡區(qū)充電的比率有關；而后者是由漏?源極電容、漏極電流決定的。在忽略其他原因時，漏極電流越大電壓會升高的越快。如果沒有外部鉗位電路的保護，漏極電壓會持續(xù)升高，則漏極體二極管將會由于雪崩倍增效應產生較多的載流子，而進入持續(xù)導通模式。此時，全部漏極電流（即雪崩電流）流過體二極管，從而發(fā)生雪崩擊穿。

總的來說，當加在功率管上的能量超過臨界值時，器件內部各個地方因電流局部集中而出現(xiàn)熱點，結果因局部溫升較快而引起電流不斷增大，最后導致器件損壞。

4 改善VDMOS熱擊穿方法

首先在器件設計上可通過降低P?body寄生電阻[Rb]下手，只要[Rb]盡可能小，使器件承受反向耐量時，[Rb]上的壓降小于N+/P-結的正向壓降，寄生三極管才不會導通，也就不會燒壞器件。通過增加P?body結深來減小寄生電阻，但是P?body結深如果太深，在源擴散結深不變的情況下，溝道長度會隨之增加，所以結深選取要適當；此外，可以通過增加P?body區(qū)的摻雜濃度來減小[Rb，]但是濃度的變化還受到閾值電壓等因素的限制。因此，P?body濃度選擇也需要適當。其次，改善器件的散熱機構，改進芯片燒結材料和工藝，減少接觸電阻，盡量減少空洞，提高散熱性能。最后，減少芯片表面和體內缺陷。如提高光刻質量，辟免出現(xiàn)套刻不準、嚴重毛刺和針孔；提高鍵合質量和工藝潔凈度等。

5 結 語

功率VDMOS器件在進行雪崩能量測試或使用過程中，雜質離子、線材本身或焊頭毛刺、空洞等都會引起器件芯片局部電流集中而產生熱點，從而造成器件的永久失效，可以在器件設計和工藝流程各方面進行改善以減少熱點的產生。

參考文獻

[1] 陳龍，沈克強.VDMOS場效應晶體管的研究與進展[J].電子器件，2006（1）：290?295.

[2] 鄭海東，陳啟秀.VDMOS功率晶體管的應用及雪崩能量測試[J].電子與儀表技術，1992（3）：1?7.

[3] 婁靖超.功率MOSFET的UIS特性研究[D].成都：電子科技大學，2009.

[4] 謝鑫鵬，畢向東，胡俊，等.空洞對功率芯片粘貼焊層熱可靠性影響的分析[J].半導體技術，2009（10）：960?964.

[5] 梁平輝.柔韌性環(huán)氧樹脂體系的配方設計、性能、制備與應用[DB/OL].http：//wenku.baidu.com/link？url=NI7VLiYn8o46r8OG[GfzFa?HdW_oDVg7ARzPpj9FvELL_ZTcXu0tXkgp_kPpRn_Uszb?]QcwjQ5EG_yRBJKd9we1v1fep_?5EyP5C3，2004?05?06.？？？？

[6] 張鵬，陳億裕.塑封器件失效機理及其快速評估技術研究[J].半導體術，2006，31（9）：676?679.

[7] 《半導體器件可靠性》編寫組.半導體器件可靠性[M].北京：國防工業(yè)出版社，1978.

[8] 張臻鑒，劉文媛.塑封半導體器件的可靠性保證措施[J].現(xiàn)代電子技術，2010，33（16）：164?165.

發(fā)生二次擊穿產生熱點的部位常常與該處存在工藝缺陷有關，這些缺陷引起電流集中，導致PN結局部燒壞。

（1） 在實際封裝工藝流程中，芯片粘接時會不可避免地產生空洞[4]，如回流焊過程中焊劑和材料化學反應留下的氣泡可能在粘結層中留下空洞，此外，在器件使用過程中，粘結層合金由于熱?機械應力的反復作用也可能產生疲勞和空洞。利用ansys熱分析軟件進行模擬顯示空洞處溫度高于其他部位且空洞大小與位置都對芯片最高溫度有較大影響。芯片在空洞處部分散熱不良，因溫升較大形成熱點，電流在熱點附近集中從而導致器件燒壞，對產生熱點芯片進行空洞拍照，孔洞率普遍較大。如圖3所示。

（2） 由于柵氧化層很薄，很容易受到雜質（主要是Na+）玷污而引起電流集中。分別對熱點內外進行元素分析，如圖4所示，發(fā)現(xiàn)熱點處Na+含量較大，而在熱點外部其他部位則很少。

（3） 鍵合壓力過大，造成鍵合點下的硅晶體損傷，在芯片內部留下殘留應力，也會引起電流集中。水氣可以通過塑封料與外引線框架界面進入塑封器件，再沿著內引線與封裝料的界面進入芯片表面，或者由于塑封料自身具有透水性，水氣可直接通過塑封料擴散到芯片表面，吸收的水氣含有大量離子沾污物。此外，由于塑封材料中一般還加有填充劑、增塑劑、阻燃劑、催化劑、脫模機和顏料等[5]，如果固化劑中殘存有未反應完的高分子合成樹脂，不僅會使塑封材料的熱性能惡化，而且易于發(fā)生水解并生成有害的Cl-，Na+等離子。當Cl-含量大于0.4 ppm便會對器件性能產生影響[6]。器件芯片表面存在Cl-玷污時，鋁腐蝕的反應速度很快。Cl-在電場驅動下聚集在陽極附近，與鋁膜表面的天然鈍化層發(fā)生反應，生成可溶性鹽：

新生成的Cl-又繼續(xù)參加反應，這是一種連鎖反應，使反應能自然地連續(xù)下去，所以只要有少量Cl-存在就會導致鋁的大量腐蝕。這樣一來，表面的Al2O3被腐蝕而受到破壞，未破壞表面和破壞的表面分別形成陰極和陽極，陽極處的金屬成為離子狀態(tài)而被溶解，產生電流流向陰極。由于陽極面積與陰極相比很小，陽極的電流密度很大，將進一步腐蝕已破壞的表面。加上過大的鍵合應力作用，破壞處將逐漸形成裂紋，并且裂紋會隨時間逐漸擴展。這種裂紋能穿過晶粒進而形成熱點。

（4） 線材本身及焊頭的毛刺以及固體顆粒玷污等，也會使局部電流集中而引起芯片燒穿，這種形式形成的熱點大都位于源極焊球附近，且芯片表面其他狀況正常。

（5） EOS/EDS也會引起熱點產生。過電應力（EOS）是指元器件承受的電壓或電流應力超過其允許的最大范圍。當對器件的引腳持續(xù)的施加較大電壓或電流應力，通常情況下使EOS 發(fā)生的電應力要持續(xù)1 ms以上，但μs量級的電應力也能造成過電力現(xiàn)象的產生，器件將會受EOS損傷在局部形成熱點，當局部熱點溫度達到材料熔點時使材料熔化，形成開路或短路，導致器件燒毀。當柵氧有針孔時，靜電放電（ESD）也會引起擊穿發(fā)生[7]。

3 VDMOS雪崩擊穿機理

如圖5所示，在VDMOS器件內部各層間存在寄生二極管和三極管。當漏源電壓大于閾值電壓時，器件開始導通，電子由源極經體表P型體區(qū)反轉層形成的溝道進入漏極，之后直接進入漏極節(jié)點；漏極寄生二極管的反向漏電流會在飽和區(qū)產生一個小的電流分量。而在穩(wěn)態(tài)時，寄生二極管、三極管的影響不大。

關斷時，為使器件體表反轉層關閉，應當去掉柵極電壓或施加反向電壓。這時，溝道電流開始減小，感性負載使漏極電壓升高以維持漏極電流的恒定。漏極電壓升高，其電流由溝道電流和位移電流組成，其中位移電流是漏極體二極管耗盡區(qū)生成的，大小與[dVDSdt]成比例。漏極電壓升高的比率與寄生三極管基極放電以及漏極耗盡區(qū)充電的比率有關；而后者是由漏?源極電容、漏極電流決定的。在忽略其他原因時，漏極電流越大電壓會升高的越快。如果沒有外部鉗位電路的保護，漏極電壓會持續(xù)升高，則漏極體二極管將會由于雪崩倍增效應產生較多的載流子，而進入持續(xù)導通模式。此時，全部漏極電流（即雪崩電流）流過體二極管，從而發(fā)生雪崩擊穿。

總的來說，當加在功率管上的能量超過臨界值時，器件內部各個地方因電流局部集中而出現(xiàn)熱點，結果因局部溫升較快而引起電流不斷增大，最后導致器件損壞。

4 改善VDMOS熱擊穿方法

首先在器件設計上可通過降低P?body寄生電阻[Rb]下手，只要[Rb]盡可能小，使器件承受反向耐量時，[Rb]上的壓降小于N+/P-結的正向壓降，寄生三極管才不會導通，也就不會燒壞器件。通過增加P?body結深來減小寄生電阻，但是P?body結深如果太深，在源擴散結深不變的情況下，溝道長度會隨之增加，所以結深選取要適當；此外，可以通過增加P?body區(qū)的摻雜濃度來減小[Rb，]但是濃度的變化還受到閾值電壓等因素的限制。因此，P?body濃度選擇也需要適當。其次，改善器件的散熱機構，改進芯片燒結材料和工藝，減少接觸電阻，盡量減少空洞，提高散熱性能。最后，減少芯片表面和體內缺陷。如提高光刻質量，辟免出現(xiàn)套刻不準、嚴重毛刺和針孔；提高鍵合質量和工藝潔凈度等。

5 結 語

功率VDMOS器件在進行雪崩能量測試或使用過程中，雜質離子、線材本身或焊頭毛刺、空洞等都會引起器件芯片局部電流集中而產生熱點，從而造成器件的永久失效，可以在器件設計和工藝流程各方面進行改善以減少熱點的產生。

參考文獻

[1] 陳龍，沈克強.VDMOS場效應晶體管的研究與進展[J].電子器件，2006（1）：290?295.

[2] 鄭海東，陳啟秀.VDMOS功率晶體管的應用及雪崩能量測試[J].電子與儀表技術，1992（3）：1?7.

[3] 婁靖超.功率MOSFET的UIS特性研究[D].成都：電子科技大學，2009.

[4] 謝鑫鵬，畢向東，胡俊，等.空洞對功率芯片粘貼焊層熱可靠性影響的分析[J].半導體技術，2009（10）：960?964.

[5] 梁平輝.柔韌性環(huán)氧樹脂體系的配方設計、性能、制備與應用[DB/OL].http：//wenku.baidu.com/link？url=NI7VLiYn8o46r8OG[GfzFa?HdW_oDVg7ARzPpj9FvELL_ZTcXu0tXkgp_kPpRn_Uszb?]QcwjQ5EG_yRBJKd9we1v1fep_?5EyP5C3，2004?05?06.？？？？

[6] 張鵬，陳億裕.塑封器件失效機理及其快速評估技術研究[J].半導體術，2006，31（9）：676?679.

[7] 《半導體器件可靠性》編寫組.半導體器件可靠性[M].北京：國防工業(yè)出版社，1978.

[8] 張臻鑒，劉文媛.塑封半導體器件的可靠性保證措施[J].現(xiàn)代電子技術，2010，33（16）：164?165.