基于PCI總線的ARINC429通訊模塊研制

2014-09-15 18:15張玉蓮林連雷

現(xiàn)代電子技術(shù) 2014年18期

張玉蓮+林連雷

摘要： ARINC429是目前最常用的航空數(shù)據(jù)總線，ARINC429通信模塊是航空電子系統(tǒng)中重要的組成模塊。為了構(gòu)建航空電子測(cè)試系統(tǒng)，設(shè)計(jì)了基于PCI總線的ARINC429通訊模塊。采用DSP+FPGA的硬件結(jié)構(gòu)，利用DSP實(shí)現(xiàn)了通訊模塊的PCI接口，并利用FPGA實(shí)現(xiàn)了ARINC429通信協(xié)議的編解碼邏輯。測(cè)試表明，該通訊模塊能實(shí)時(shí)可靠靈活地收發(fā)數(shù)據(jù)，解決了飛行器多路ARINC429數(shù)據(jù)總線之間的雙向通信問(wèn)題。

關(guān)鍵詞： PCI； ARINC429；編解碼邏輯；通訊模塊

中圖分類號(hào)： TN919?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）18?0094?04

Development of ARINC429 communication module based on PCI bus

ZHANG Yu?lian， LIN Lian?lei

（Department of Automatic Test and Control， Harbin Institute of Technology， Harbin 150001， China）

Abstract： ARINC429 is the most commonly used data bus in aviation industry currently. ARINC429 communication mo?

dule is an important component part in avionics electronic system. In order to build a testing system for avionics， an ARINC429 communication module based on PCI bus was designed. The DSP+FPGA hardware architecture is used. The DSP is used to achieve the PCI interface of communication module. The FPGA is used to implement the codec logic of ARINC429 communication protocol. The testing results show that the communication module can reliably and flexibly transmit?receive data in real time. The module solved the problem of bidirectional communication among multiplexed ARINC429 data buses in aircrafts.

Keywords： PCI； ARINC429； codec logic； communication module

0 引言

ARINC429規(guī)范是美國(guó)航空無(wú)線電公司專門為航空電子系統(tǒng)通信制定的航空數(shù)字總線傳輸標(biāo)準(zhǔn)，它以單工串行方式進(jìn)行通信。ARINC429總線具有接口方便簡(jiǎn)單、性能穩(wěn)定、數(shù)據(jù)傳輸可靠、抗干擾性強(qiáng)等優(yōu)點(diǎn)。它將飛機(jī)的各系統(tǒng)或系統(tǒng)與部件通過(guò)雙絞線互連起來(lái)，是各系統(tǒng)間或系統(tǒng)與部件間數(shù)字傳輸?shù)闹饕緩絒1]。目前，相當(dāng)數(shù)量飛行器的數(shù)據(jù)通信都采用機(jī)載ARINC429通信總線[2]。實(shí)現(xiàn)ARINC429通信協(xié)議大多采用專業(yè)的集成芯片，如：HOLT公司的HS3282或DEVICE公司的DEI1016，在芯片的內(nèi)部實(shí)現(xiàn)數(shù)據(jù)串/并和并/串的轉(zhuǎn)換。

采用這種方案雖然明顯降低了設(shè)計(jì)的難度，縮短了開發(fā)周期；但在需要多發(fā)多收的場(chǎng)合時(shí)，成本成倍的增加，并且大大增加了電路板的體積，靈活性很差。本文創(chuàng)新性地提出了一種在FPGA芯片內(nèi)部實(shí)現(xiàn)ARINC429總線編解碼的方案，從而減小了PCB板的面積，降低了成本，提高了設(shè)計(jì)的可移植性和靈活性。

目前，大多數(shù)的ARINC429總線計(jì)算機(jī)測(cè)試系統(tǒng)都采用PCI總線實(shí)現(xiàn)計(jì)算機(jī)與ARINC429總線接口的連接，構(gòu)成便攜式測(cè)試系統(tǒng)[3]。而PCI接口的實(shí)現(xiàn)大多采用PCI9030，操作復(fù)雜并且集成度低[4]。本文采用DM642實(shí)現(xiàn)PCI接口與計(jì)算機(jī)通信，進(jìn)一步減小了通訊模塊的體積，提高了通訊模塊的集成度和可靠性。

PCI總線ARINC429通信模塊是組建ARINC429總線產(chǎn)品仿真和測(cè)試系統(tǒng)的常用模塊，因此研制PCI總線的ARINC429通訊模塊具有重要的應(yīng)用價(jià)值。

1 總體方案設(shè)計(jì)

ARINC429總線采用雙極性歸零制的三態(tài)碼調(diào)制方式，即信息由“高”、“零”和“低”狀態(tài)組成的三電平狀態(tài)調(diào)制。ARINC429協(xié)議中規(guī)定：發(fā)送和接收時(shí)，都以保證總線A和總線B之間的差分電壓為±10 V為基準(zhǔn)。若總線A和總線B之間的差分電壓為+10 V，則認(rèn)為是數(shù)據(jù)“1”；若總線A和總線B之間的差分電壓為-10 V，則認(rèn)為是數(shù)據(jù)“0”；若總線A和總線B之間的差分電壓應(yīng)為0 V ，則認(rèn)為處于靜默狀態(tài)。一般取總線A和總線B的中間電壓為地，則總線A和總線B的電壓為-5 V，0 V或5 V，且若一路總線電壓為-5 V，另一路總線電壓[5]必為5 V。

ARINC429電纜上的信號(hào)及經(jīng)電壓轉(zhuǎn)換后的信號(hào)如圖1所示。

圖1 ARNIC429信號(hào)的波形

根據(jù)ARINC429信號(hào)的特點(diǎn)，并結(jié)合支持100 Kb/s，50 Kb/s和12.5 Kb/s三種傳輸波特率可選、32位或25位兩種幀長(zhǎng)可調(diào)的設(shè)計(jì)需求，采用如下設(shè)計(jì)方案實(shí)現(xiàn)8發(fā)8收的PCI總線ARINC429通信模塊?？傮w方案框圖如圖2所示。

圖2 總體方案框圖

采用HI?8585作為發(fā)送電平轉(zhuǎn)換芯片，實(shí)現(xiàn)FPGA輸出的3.3 V的TTL電平到ARINC429差分電平的轉(zhuǎn)換。采用HI?8444作為接收電平轉(zhuǎn)換芯片，實(shí)現(xiàn)ARINC429的差分電平到FPGA的3.3 V電平轉(zhuǎn)換。利用FPGA實(shí)現(xiàn)數(shù)據(jù)的緩存以及ARINC429協(xié)議的編解碼，完成數(shù)據(jù)的串/并轉(zhuǎn)換。

利用DM642自帶的PCI接口實(shí)現(xiàn)ARINC429通信模塊與上位機(jī)的通信，DM642的PCI接口支持PCI總線規(guī)范2.2版本，數(shù)據(jù)傳輸速率最大可達(dá)[6]264 MB/s，遠(yuǎn)遠(yuǎn)大于8路ARINC429總線同時(shí)進(jìn)行收發(fā)的數(shù)據(jù)傳輸速率。在上位機(jī)中利用Driver Wizard開發(fā)VISA儀器驅(qū)動(dòng)程序來(lái)實(shí)現(xiàn)計(jì)算機(jī)與ARINC429通訊模塊的連接，通過(guò)LabWindowsCVI開發(fā)上位機(jī)的儀器驅(qū)動(dòng)函數(shù)以及軟面板實(shí)現(xiàn)對(duì)ARINC429通訊模塊通道選擇、波特率選擇、字長(zhǎng)選擇的控制。

2 硬件電路設(shè)計(jì)

2.1 電平轉(zhuǎn)換電路設(shè)計(jì)

FPGA一般輸出的信號(hào)為3.3 V TTL電平，且驅(qū)動(dòng)能力不能滿足ARINC429協(xié)議，而且FGPA不能接收-5～5 V的信號(hào)，因此必須經(jīng)過(guò)電平轉(zhuǎn)換將FPGA發(fā)送的信號(hào)轉(zhuǎn)換為ARINC429協(xié)議中所規(guī)定的-5～5 V，將接收的ARINC429信號(hào)轉(zhuǎn)換為FPGA所支持的TTL電平。

本方案中采用HI?8585作為發(fā)送電平轉(zhuǎn)換芯片。HI?8585是ARINC429總線單路發(fā)送電平轉(zhuǎn)換芯片，8路發(fā)送通道共需要8片HI?8585芯片。HI?8585供電電壓為12～15 V，它采用齊納擊穿技術(shù)，將0～5 V TTL電平轉(zhuǎn)換為-5～5 V的ARINC429電平，并具有設(shè)置發(fā)送信號(hào)上升時(shí)間和下降時(shí)間等功能，它底部有金屬散熱片，散熱能力比較強(qiáng)[7]。

本方案中采用HI?8444作為接收電平轉(zhuǎn)換芯片。HI?8444是4路ARINC429接收電平轉(zhuǎn)換芯片，采用2片HI?8444實(shí)現(xiàn)8路接收。HI?8444采用5 V供電，可支持TTL電平和COMS電平，提供自檢的功能，并具有閃電保護(hù)功能[8]。HI?8585和HI?8444使用方法都比較簡(jiǎn)單，都只需兩根信號(hào)線就可以實(shí)現(xiàn)ARINC429電平和FPGA的TTL電平間的轉(zhuǎn)換，能夠大量地節(jié)省FPGA的I/O口[9]。

2.2 ARINC429編解碼邏輯

本方案在FPGA內(nèi)部實(shí)現(xiàn)通信數(shù)據(jù)的串/并轉(zhuǎn)換。FPGA內(nèi)邏輯的編寫是開發(fā)的重點(diǎn)和難點(diǎn)。FPGA選用CycloneⅢ系列的EP3C55F484I7N，它具有豐富的I/O口、LE單元和存儲(chǔ)單元[10]。FPGA邏輯主要分為接收單元、發(fā)送單元、FPGA與DSP接口三個(gè)部分。發(fā)送單元包括發(fā)送器、狀態(tài)/控制寄存器、FIFO緩存，發(fā)送器主要實(shí)現(xiàn)ARINC429的編碼，狀態(tài)/控制寄存器用于控制和改變當(dāng)前狀態(tài)，F(xiàn)IFO用來(lái)緩存接收到的數(shù)據(jù)。接收單元包括接收器、狀態(tài)/控制寄存器、FIFO緩存，接收器主要是實(shí)現(xiàn)ARINC429的解碼。FPGA與DSP接口通過(guò)EMIF外部存儲(chǔ)器接口來(lái)實(shí)現(xiàn)，DM642的地址線通過(guò)地址譯碼向?qū)?yīng)的狀態(tài)/控制寄存器、FIFO緩存單元讀寫數(shù)據(jù)。FPGA邏輯框圖如圖3所示。

2.2.1 ARINC429編碼模塊

ARINC429編碼模塊的串/并轉(zhuǎn)換、波特率設(shè)置、字長(zhǎng)設(shè)置等功能主要在發(fā)送單元中實(shí)現(xiàn)，發(fā)送單元的結(jié)構(gòu)如圖4所示。由于發(fā)送32位字長(zhǎng)數(shù)據(jù)的時(shí)序與發(fā)送25位字長(zhǎng)數(shù)據(jù)的時(shí)序差別較大，且編碼方式也不一樣，因此將發(fā)送32位字長(zhǎng)數(shù)據(jù)與發(fā)送25位字長(zhǎng)數(shù)據(jù)的通道作為兩個(gè)獨(dú)立通道設(shè)計(jì)。狀態(tài)控制器用于設(shè)置某一發(fā)送通道的字長(zhǎng)和波特率。當(dāng)FIFO 非空時(shí)，發(fā)送控制器讀取FIFO中寫入的發(fā)送數(shù)據(jù)，并根據(jù)狀態(tài)控制器設(shè)定的字長(zhǎng)把數(shù)據(jù)傳送到不同的通道中進(jìn)行數(shù)據(jù)變換。發(fā)送控制器根據(jù)狀態(tài)控制器設(shè)置的波特率選擇不同的工作時(shí)鐘，以實(shí)現(xiàn)發(fā)送波特率的調(diào)節(jié)。格式變換器和狀態(tài)機(jī)將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)發(fā)送出去。為了保證通信的可靠性，只有發(fā)送通道不忙時(shí)才允許改變字長(zhǎng)和波特率。

圖3 FPGA邏輯框圖

圖4 發(fā)送單元結(jié)構(gòu)框圖

2.2.2 ARINC429解碼模塊

ARINC429解碼模塊的功能主要在接收單元中實(shí)現(xiàn)。接收單元的工作原理與發(fā)送單元類似，結(jié)構(gòu)如圖5所示。解碼模塊主要實(shí)現(xiàn)將接收到的串行數(shù)據(jù)轉(zhuǎn)換為32位并行數(shù)據(jù)，與DM642的32位數(shù)據(jù)總線進(jìn)行連接。接收數(shù)據(jù)的字長(zhǎng)以及數(shù)據(jù)傳輸?shù)牟ㄌ芈士稍跔顟B(tài)控制器中進(jìn)行設(shè)置。

3 模塊軟件設(shè)計(jì)

3.1 上位機(jī)軟件結(jié)構(gòu)設(shè)計(jì)

虛擬儀器軟面板是為PCI總線ARINC429通訊模塊設(shè)計(jì)的用戶程序。用戶能夠在計(jì)算機(jī)上通過(guò)對(duì)本軟面板的操作，方便靈活地使用和控制本模塊。

上位機(jī)軟面板的功能框圖如圖6所示。

圖5 接收單元結(jié)構(gòu)框圖

圖6 上位機(jī)軟件功能框

軟面板要完成的主要功能如下：進(jìn)行ARINC429模塊的復(fù)位操作；設(shè)置發(fā)送通道的通道號(hào)、波特率和字長(zhǎng)；設(shè)置接收通道的通道號(hào)、波特率和字長(zhǎng)；向某通道發(fā)送單個(gè)或批量數(shù)據(jù)；接收某通道的數(shù)據(jù)并顯示；能夠清空接收數(shù)據(jù)等。

3.2 儀器驅(qū)動(dòng)函數(shù)設(shè)計(jì)

根據(jù)功能要求，設(shè)計(jì)了相應(yīng)的回調(diào)函數(shù)和驅(qū)動(dòng)函數(shù)。其中基本函數(shù)包括初始化函數(shù)、關(guān)閉儀器函數(shù)、復(fù)位函數(shù)等，主要是實(shí)現(xiàn)計(jì)算機(jī)通過(guò)PCI接口來(lái)驅(qū)動(dòng)ARINC429通訊模塊。功能函數(shù)部分主要實(shí)現(xiàn)以下功能：429模塊寄存器復(fù)位函數(shù)將429模塊的寄存器復(fù)位，復(fù)位后默認(rèn)的通信狀態(tài)是波特率為100 Kb/s，字長(zhǎng)為32位。發(fā)送控制字設(shè)置函數(shù)能夠設(shè)置指定通道的發(fā)送控制字。接收控制字設(shè)置函數(shù)能夠設(shè)置指定通道的接收控制字。發(fā)送數(shù)據(jù)函數(shù)能夠向某通道發(fā)送單個(gè)或者批量，發(fā)送批量數(shù)據(jù)時(shí)相鄰數(shù)據(jù)以“，”作為間隔。接收數(shù)據(jù)函數(shù)能夠接收指定通道接收到的所有數(shù)據(jù)。清空接收數(shù)據(jù)的功能將在上位機(jī)的回調(diào)函數(shù)中實(shí)現(xiàn)。儀器驅(qū)動(dòng)函數(shù)樹如圖7所示。

4 測(cè)試結(jié)果

測(cè)試時(shí)利用上位機(jī)軟件來(lái)驗(yàn)證發(fā)送數(shù)據(jù)與接收數(shù)據(jù)是否一致。測(cè)試結(jié)果如圖8所示。點(diǎn)擊“429模塊復(fù)位”可以復(fù)位8路發(fā)送、接收通道的寄存器。在發(fā)送設(shè)置區(qū)域和接收設(shè)置區(qū)域分別設(shè)置發(fā)送和接收通道號(hào)、波特率和字長(zhǎng)，注意發(fā)送通道和接收通道的波特率必須一致。

圖7 儀器驅(qū)動(dòng)函數(shù)樹

圖8 ARINC429通信模塊測(cè)試軟面板

對(duì)通道1～8按照上述方法依次進(jìn)行測(cè)試，測(cè)試結(jié)果如表1所示。

表1 ARINC429測(cè)試結(jié)果表

由表1可以看到，8個(gè)通道發(fā)送和接收的數(shù)據(jù)完全一致。每個(gè)通道按照三種波特率100 Kb/s，50 Kb/s，12.5 Kb/s和兩種字長(zhǎng)32位、25位共6種組合方式下分別測(cè)試，一共進(jìn)行了48項(xiàng)測(cè)試，收發(fā)數(shù)據(jù)完全一致。由此證明了硬件電路能正常工作，F(xiàn)PGA內(nèi)編寫的編解碼邏輯正確，以及所編寫的DSP程序、儀器驅(qū)動(dòng)函數(shù)、回調(diào)函數(shù)能穩(wěn)定可靠地工作。

5 結(jié) 語(yǔ)

本文設(shè)計(jì)了一種以DSP+FPGA為核心，利用電平轉(zhuǎn)換芯片實(shí)現(xiàn)PCI總線ARINC429通訊模塊的方案。主要根據(jù)ARINC429總線協(xié)議在FPGA內(nèi)部實(shí)現(xiàn)了ARINC429的編解碼邏輯，并編寫了DSP程序、儀器驅(qū)動(dòng)程序和上位機(jī)軟件，全面完成了通訊模塊的研制。經(jīng)過(guò)測(cè)試表明，該設(shè)計(jì)方案正確可行，降低了多發(fā)多收時(shí)的成本，減小了電路板的尺寸，使429通訊模塊實(shí)現(xiàn)了集成性與小型化，在提供穩(wěn)定可靠的數(shù)據(jù)傳輸特性的基礎(chǔ)上提高了設(shè)計(jì)的通用性和靈活性。該ARINC429通訊模塊在實(shí)際應(yīng)用中，運(yùn)行穩(wěn)定，通信快速可靠，具有很高的工程應(yīng)用價(jià)值。

參考文獻(xiàn)

[1] 王超，王小鵬，房超，等.基于HS?3282的DSP 與ARINC429總線通信模塊設(shè)計(jì)[J].計(jì)算機(jī)與數(shù)字工程，2011，39（8）：181?182.

[2] 張華強(qiáng)，趙剡，陳雨.基于FPGA 的ARINC429 通信系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].通信技術(shù)，2010，43（12）：4?5.

[3] 李偉林，張曉斌，伍佳妮，等.基于以太網(wǎng)的ARINC429總線高速接口板的設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制，2009，17（5）：921?922.

[4] 施少敏，馬彥恒.基于接口芯片PCI9030的PCI總線接口卡的設(shè)計(jì)[J].微計(jì)算機(jī)信息，2006，11（2）：29?31.

[5] 廖治宇.通用ARINC429總線分析測(cè)試儀的軟件設(shè)計(jì)[D].成都：電子科技大學(xué)，2013.

[6] 許永輝，楊京禮，林連雷.TMS320DM642 DSP原理與應(yīng)用實(shí)踐[M].北京：電子工業(yè)出版社，2012.

[7] Holt Integrated Circuit Inc. HI?8585， HI?8586 ARINC 429 line driver [R]. USA： Holt Integrated Circuit Inc， 2001.

[8] Holt Integrated Circuit Inc. HI?8444， HI?8445， HI?8448Quad/Octal ARINC 429 line receivers [R]. USA： Holt Integrated Circuit Inc， 2003.

[9] 曾蓉.LXI集成通信模塊的研制[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2013.

[10] 劉森，許永輝，孫闖.基于LAN的高集成度數(shù)據(jù)采集設(shè)備研制[J].現(xiàn)代電子技術(shù)，2013，36（16）：115?116.