劉冠男++黃光紅

摘要：介紹了飛越傳輸在多DSP系統(tǒng)中的應(yīng)用，提出一種軟硬件協(xié)同驗證平臺對多DSP系統(tǒng)中的飛越傳輸功能進行驗證。該協(xié)同驗證平臺能夠在設(shè)計早期發(fā)現(xiàn)系統(tǒng)中的硬件錯誤和軟件錯誤，提高驗證效率。在實際應(yīng)用中該協(xié)同驗證平臺工作穩(wěn)定，高效準(zhǔn)確地完成了設(shè)計驗證。

關(guān)鍵詞：多DSP；軟硬件協(xié)同驗證；飛越傳輸

中圖分類號：TP311 文獻標(biāo)識碼：A 文章編號：1009-3044（2014）18-4139-04

A Verification Platform for Flyby Transfer in Multi-DSP System

LIU Guan-nan，HUANG Guang-hong

（CETC No.38 Research Institute， Hefei 230031， China）

Abstract：The function of flyby transfer in multi-DSP system is introduced， and a software-hardware co-verification platform is proposed in this paper. This verification platform can detect both the hardware errors and software errors in the prophase design， and is proved efficient in the practical application.

Key words：Multi-DSP； Co-verification； Flyby transfer

現(xiàn)代數(shù)字技術(shù)的發(fā)展對運算速率、通信實時性、數(shù)據(jù)傳輸速率有更高的要求[1]，以單個DSP構(gòu)建的數(shù)字信號處理系統(tǒng)已經(jīng)難以滿足應(yīng)用需求，需要將多個DSP組成并行數(shù)據(jù)處理系統(tǒng)進行應(yīng)用。特別是在雷達、視頻監(jiān)控等處理系統(tǒng)中，需要存儲和傳輸大量的實時數(shù)據(jù)[2]，飛越傳輸成為多DSP處理系統(tǒng)中傳輸大批量數(shù)據(jù)的重要方式[3]。

本文中的多DSP系統(tǒng)采用4片DSP構(gòu)成，每片DSP都有獨立的DDR2 SDRAM，系統(tǒng)中每兩片DSP之間采用飛越傳輸來實現(xiàn)大批量數(shù)據(jù)的共享。文章介紹一種軟硬件協(xié)同驗證平臺的設(shè)計方法，可實現(xiàn)對多DSP間通信協(xié)議及數(shù)據(jù)傳輸功能的驗證，并能自動比較驗證結(jié)果，給出結(jié)果報告。

1 驗證平臺結(jié)構(gòu)

1.1 軟硬件協(xié)同驗證系統(tǒng)

多DSP系統(tǒng)結(jié)構(gòu)復(fù)雜，DSP之間的數(shù)據(jù)通信及軟件控制需要協(xié)調(diào)工作才能保證整個系統(tǒng)正確運行。軟硬件協(xié)同驗證平臺[4][5][6]可以通過一個接口，讓軟件驗證器和硬件驗證器協(xié)同工作，模擬多DSP系統(tǒng)實際的工作情況。軟硬件協(xié)同驗證可以在設(shè)計的早期發(fā)現(xiàn)系統(tǒng)功能、軟硬件劃分、軟硬件之間的接口以及設(shè)計中的其他問題，避免后期系統(tǒng)集成時出現(xiàn)軟硬件交互錯誤，能夠極大提高仿真驗證的效率，減少系統(tǒng)設(shè)計中出現(xiàn)的錯誤和設(shè)計返工造成的損失。

軟硬件協(xié)同驗證平臺的組成部分包括：硬件模擬內(nèi)核、指令集模擬器（Instruction Set Simulation，ISS）、System C模型、軟硬件通信接口、結(jié)果比較器、調(diào)試接口，如圖1所示。硬件模擬內(nèi)核包括RTL模型和Testcase生成器，RTL模型是DSP的RTL級建模，Testcase生成器產(chǎn)生多DSP系統(tǒng)的初始化程序、運行指令、配置參數(shù)。System C模型是多DSP系統(tǒng)的行為級建模。硬件驗證平臺與軟件驗證平臺之間的通信采用基于TCP/IP協(xié)議的Socket接口技術(shù)。硬件驗證平臺產(chǎn)生的Testcase通過Socket接口送給軟件驗證平臺的ISS進行編譯、鏈接，轉(zhuǎn)換成DSP能夠識別的二進制文件，再分別送給RTL模型和System C模型進行仿真，仿真的結(jié)果送到結(jié)果比較器中進行自動比較。對于結(jié)果異常的仿真，可以通過軟件調(diào)試器和波形分析器對軟件程序和硬件設(shè)計進行調(diào)試，定位異常原因是軟件程序錯誤還是硬件設(shè)計錯誤。

1.2 硬件驗證平臺結(jié)構(gòu)

1.2.1 DSP間的級聯(lián)方式及外設(shè)接口

本文中的多DSP系統(tǒng)由4片DSP組成，結(jié)構(gòu)如圖2所示，每片DSP都有4個全雙工的Link通信端口，并外接一個獨立的DDR2 SDRAM存儲器，系統(tǒng)中的DSP之間通過Link端口相互連接，DSP間的通信和數(shù)據(jù)傳輸由Link口實現(xiàn)，每片DSP外掛的DDR2 SDRAM都可以通過飛越傳輸與其它DSP實現(xiàn)數(shù)據(jù)共享。多DSP系統(tǒng)的初始化程序通過并口從外部加載。

圖2 DSP級連結(jié)構(gòu)圖

1.2.2 多DSP系統(tǒng)的初始化

多DSP系統(tǒng)工作時，要先從外部FLASH加載引導(dǎo)程序，外部FLASH中存有加載核、應(yīng)用程序的程序段和數(shù)據(jù)段。多DSP系統(tǒng)加載結(jié)構(gòu)如圖3所示，F(xiàn)LASH通過并口與其中一個DSP連接，該DSP定義為主片（DSP1），其余的DSP定義為從片（DSP2、DSP3、DSP4）。主片的程序和數(shù)據(jù)段通過并口加載，從片的加載程序通過與主片相連的鏈路口進行加載。程序加載過程如圖4所示，系統(tǒng)復(fù)位后，主片先通過并口從外部FLASH中導(dǎo)入主片加載核，然后主片再通過并口將DSP2的加載核導(dǎo)入主片內(nèi)存中，并通過link口將DSP2的加載核發(fā)送給DSP2 ，主片通過相同的方式完成對DSP3、DSP4的加載核傳輸。從片加載核傳輸結(jié)束后，主片依次從外部FLASH中讀入從片DSP2～DSP4的應(yīng)用程序，并通過Link口傳輸給從片，完成3個從片的初始化，之后主片才從FLASH中讀入主片應(yīng)用程序，完成整個多DSP系統(tǒng)的初始化。

圖3 程序加載結(jié)構(gòu)示意圖

1.2.3 DSP間的飛越傳輸

多DSP系統(tǒng)中的DSP都有一個獨立的DDR2 SDRAM，DDR2存儲容量大，可以在高頻率下實現(xiàn)雙倍數(shù)據(jù)率傳輸，能夠滿足數(shù)字信號處理系統(tǒng)需要的大數(shù)據(jù)量存儲及高速率數(shù)據(jù)傳輸?shù)囊?。DDR2中的數(shù)據(jù)可以通過飛越傳輸送給其它的DSP使用，實現(xiàn)多DSP之間的資源共享，提高整體系統(tǒng)的運行效率。

文中的DSP在DDR2接口和鏈路口之間設(shè)計了飛越傳輸?shù)腄MA通道，DDR2接口所連接的DDR2 SDRAM中的數(shù)據(jù)，可以不經(jīng)過DSP內(nèi)核，直接通過鏈路口的發(fā)送端發(fā)送出去；或者鏈路口接收端接收到的數(shù)據(jù)可以不通過DSP內(nèi)核，直接經(jīng)過DDR2接口存儲到DDR2 SDRAM中，數(shù)據(jù)傳輸路徑如圖5所示（以DSP1和DSP2之間的飛越傳輸為例）。在測試中，飛越傳輸?shù)膫鬏斊鹗嫉刂?、目?biāo)起始地址、步進長度、傳輸長度等可以在獨立的配置文件中進行設(shè)置，實現(xiàn)不同的飛越傳輸模式。飛越傳輸?shù)牟ㄐ稳鐖D6所示。通過飛越傳輸，不同的DSP之間就能間接地共享DDR2外存，達到多DSP耦合的目的。

圖6 飛越傳輸波形圖

1.3 軟件驗證平臺結(jié)構(gòu)

軟件驗證平臺主要包括指令集仿真器（ISS）和System C模型。軟件驗證平臺主要功能為：實現(xiàn)多DSP系統(tǒng)的行為級建模、監(jiān)測軟硬件接口交互信號、協(xié)調(diào)軟硬件平臺工作、記錄并比較結(jié)果。硬件平臺與軟件平臺之間采用收/發(fā)請求和確認(rèn)的方式進行交互，通過請求及應(yīng)答信號協(xié)調(diào)軟、硬件平臺之間的工作。系統(tǒng)運行后，硬件平臺產(chǎn)生的Testcase需要送到軟件平臺進行編譯、鏈接，產(chǎn)生DSP能夠識別的格式文件。驗證結(jié)束后，比較器分別從軟件/硬件結(jié)果目錄中讀取結(jié)果文件進行比較，產(chǎn)生比較報告。測試流程如圖7所示。

2 系統(tǒng)運行與測試

整個軟硬件協(xié)同驗證平臺在Linux環(huán)境下運行，硬件驗證平臺使用Synopsys公司的VCS工具，軟件驗證平臺使用高級編程語言C++編寫。

在測試時，先對發(fā)起飛越傳輸操作的DSP的內(nèi)存進行初始化，寫入要傳輸?shù)臄?shù)據(jù)，隨后發(fā)起DMA對DDR2的寫操作，將數(shù)據(jù)存入DDR2中，然后依次發(fā)起對其他三片DSP的飛越傳輸，將數(shù)據(jù)傳給其他三片DSP的DDR2。整個測試過程分解為：對內(nèi)存的初始化操作、DMA對DDR2的讀/寫操作，Link口的數(shù)據(jù)收/發(fā)操作。每個操作都有相關(guān)的配置寄存器控制其具體工作方式。通過配置DMA相關(guān)參數(shù)，可以實現(xiàn)DMA一維、二維傳輸模式測試，以及DMA處理bank仲裁和中斷服務(wù)程序正確性測試；通過配置DDR2相關(guān)參數(shù)，可以實現(xiàn)DDR2連續(xù)讀寫、跳躍讀寫，以及自動刷新時中斷傳輸并自動恢復(fù)傳輸過程中數(shù)據(jù)傳輸連貫性及正確性測試；通過配置Link口相關(guān)參數(shù)，可以測試Link口讀寫以及數(shù)據(jù)、時鐘同步功能正確性。在調(diào)試時，根據(jù)出現(xiàn)的錯誤信息，主要針對軟硬件接口交互信號、DMA與DDR2接口傳輸協(xié)議進行修改和完善。

結(jié)果顯示，該驗證平臺中軟件與硬件平臺能夠穩(wěn)定地進行協(xié)同工作，DSP之間可以通過飛越傳輸正確快速地進行數(shù)據(jù)共享，驗證結(jié)果可以自動進行比較，提高了驗證效率。

3 結(jié)束語

多DSP并行處理系統(tǒng)能夠快速高效地進行信息處理，飛越傳輸可以讓DSP之間共享大量數(shù)據(jù)，提高了多DSP系統(tǒng)的處理能力。多DSP系統(tǒng)運行的正確性與穩(wěn)定性需要進行充分驗證，該文設(shè)計的軟硬件協(xié)同驗證平臺能夠很好地模擬多DSP系統(tǒng)實際的工作方式，可以盡早發(fā)現(xiàn)系統(tǒng)軟件與硬件在設(shè)計上的缺陷以及軟硬件交互設(shè)計中的缺陷，通過參數(shù)配置，可以對系統(tǒng)間的飛越傳輸模式進行完備測試，并能自動比較結(jié)果，極大地提高仿真驗證的效率。

參考文獻：

[1] 李蛟，楊進，邱兆坤，基于ADSP2TS201S的多DSP并行數(shù)據(jù)處理系統(tǒng)設(shè)計[J].現(xiàn)代電子技術(shù)，2010，19（15）：42-46.

[2] 張華，胡修林，基于CPCI9656的高速實時采集存儲系統(tǒng)[J].計算機應(yīng)用，2010，30（11）：3130-3134.

[3] 劉書明，羅勇江.ADSP TS201XS系列 DSP原理與應(yīng)用設(shè)計[M].北京：電子工業(yè)出版社，2007.

[4] Rashinkar P，Paterson P，Singh L. System on a Chip Verification Methodology and Techniques[M]. America Cadence Design Systems，Inc，2001.

[5] 辛強.一種基于ISS的軟硬件協(xié)同驗證環(huán)境[J]. 現(xiàn)代電子技術(shù)，2007，31（8）：151-153.

[6] 張齊，曹陽，李棟娜.基于SystemC的SoC行為級軟硬件協(xié)同設(shè)計[J].計算機工程，2005，31（19）：217-219.

圖3 程序加載結(jié)構(gòu)示意圖

1.2.3 DSP間的飛越傳輸

多DSP系統(tǒng)中的DSP都有一個獨立的DDR2 SDRAM，DDR2存儲容量大，可以在高頻率下實現(xiàn)雙倍數(shù)據(jù)率傳輸，能夠滿足數(shù)字信號處理系統(tǒng)需要的大數(shù)據(jù)量存儲及高速率數(shù)據(jù)傳輸?shù)囊?。DDR2中的數(shù)據(jù)可以通過飛越傳輸送給其它的DSP使用，實現(xiàn)多DSP之間的資源共享，提高整體系統(tǒng)的運行效率。

文中的DSP在DDR2接口和鏈路口之間設(shè)計了飛越傳輸?shù)腄MA通道，DDR2接口所連接的DDR2 SDRAM中的數(shù)據(jù)，可以不經(jīng)過DSP內(nèi)核，直接通過鏈路口的發(fā)送端發(fā)送出去；或者鏈路口接收端接收到的數(shù)據(jù)可以不通過DSP內(nèi)核，直接經(jīng)過DDR2接口存儲到DDR2 SDRAM中，數(shù)據(jù)傳輸路徑如圖5所示（以DSP1和DSP2之間的飛越傳輸為例）。在測試中，飛越傳輸?shù)膫鬏斊鹗嫉刂贰⒛繕?biāo)起始地址、步進長度、傳輸長度等可以在獨立的配置文件中進行設(shè)置，實現(xiàn)不同的飛越傳輸模式。飛越傳輸?shù)牟ㄐ稳鐖D6所示。通過飛越傳輸，不同的DSP之間就能間接地共享DDR2外存，達到多DSP耦合的目的。

圖6 飛越傳輸波形圖

1.3 軟件驗證平臺結(jié)構(gòu)

軟件驗證平臺主要包括指令集仿真器（ISS）和System C模型。軟件驗證平臺主要功能為：實現(xiàn)多DSP系統(tǒng)的行為級建模、監(jiān)測軟硬件接口交互信號、協(xié)調(diào)軟硬件平臺工作、記錄并比較結(jié)果。硬件平臺與軟件平臺之間采用收/發(fā)請求和確認(rèn)的方式進行交互，通過請求及應(yīng)答信號協(xié)調(diào)軟、硬件平臺之間的工作。系統(tǒng)運行后，硬件平臺產(chǎn)生的Testcase需要送到軟件平臺進行編譯、鏈接，產(chǎn)生DSP能夠識別的格式文件。驗證結(jié)束后，比較器分別從軟件/硬件結(jié)果目錄中讀取結(jié)果文件進行比較，產(chǎn)生比較報告。測試流程如圖7所示。

2 系統(tǒng)運行與測試

整個軟硬件協(xié)同驗證平臺在Linux環(huán)境下運行，硬件驗證平臺使用Synopsys公司的VCS工具，軟件驗證平臺使用高級編程語言C++編寫。

在測試時，先對發(fā)起飛越傳輸操作的DSP的內(nèi)存進行初始化，寫入要傳輸?shù)臄?shù)據(jù)，隨后發(fā)起DMA對DDR2的寫操作，將數(shù)據(jù)存入DDR2中，然后依次發(fā)起對其他三片DSP的飛越傳輸，將數(shù)據(jù)傳給其他三片DSP的DDR2。整個測試過程分解為：對內(nèi)存的初始化操作、DMA對DDR2的讀/寫操作，Link口的數(shù)據(jù)收/發(fā)操作。每個操作都有相關(guān)的配置寄存器控制其具體工作方式。通過配置DMA相關(guān)參數(shù)，可以實現(xiàn)DMA一維、二維傳輸模式測試，以及DMA處理bank仲裁和中斷服務(wù)程序正確性測試；通過配置DDR2相關(guān)參數(shù)，可以實現(xiàn)DDR2連續(xù)讀寫、跳躍讀寫，以及自動刷新時中斷傳輸并自動恢復(fù)傳輸過程中數(shù)據(jù)傳輸連貫性及正確性測試；通過配置Link口相關(guān)參數(shù)，可以測試Link口讀寫以及數(shù)據(jù)、時鐘同步功能正確性。在調(diào)試時，根據(jù)出現(xiàn)的錯誤信息，主要針對軟硬件接口交互信號、DMA與DDR2接口傳輸協(xié)議進行修改和完善。

結(jié)果顯示，該驗證平臺中軟件與硬件平臺能夠穩(wěn)定地進行協(xié)同工作，DSP之間可以通過飛越傳輸正確快速地進行數(shù)據(jù)共享，驗證結(jié)果可以自動進行比較，提高了驗證效率。

3 結(jié)束語

多DSP并行處理系統(tǒng)能夠快速高效地進行信息處理，飛越傳輸可以讓DSP之間共享大量數(shù)據(jù)，提高了多DSP系統(tǒng)的處理能力。多DSP系統(tǒng)運行的正確性與穩(wěn)定性需要進行充分驗證，該文設(shè)計的軟硬件協(xié)同驗證平臺能夠很好地模擬多DSP系統(tǒng)實際的工作方式，可以盡早發(fā)現(xiàn)系統(tǒng)軟件與硬件在設(shè)計上的缺陷以及軟硬件交互設(shè)計中的缺陷，通過參數(shù)配置，可以對系統(tǒng)間的飛越傳輸模式進行完備測試，并能自動比較結(jié)果，極大地提高仿真驗證的效率。

參考文獻：

[1] 李蛟，楊進，邱兆坤，基于ADSP2TS201S的多DSP并行數(shù)據(jù)處理系統(tǒng)設(shè)計[J].現(xiàn)代電子技術(shù)，2010，19（15）：42-46.

[2] 張華，胡修林，基于CPCI9656的高速實時采集存儲系統(tǒng)[J].計算機應(yīng)用，2010，30（11）：3130-3134.

[3] 劉書明，羅勇江.ADSP TS201XS系列 DSP原理與應(yīng)用設(shè)計[M].北京：電子工業(yè)出版社，2007.

[4] Rashinkar P，Paterson P，Singh L. System on a Chip Verification Methodology and Techniques[M]. America Cadence Design Systems，Inc，2001.

[5] 辛強.一種基于ISS的軟硬件協(xié)同驗證環(huán)境[J]. 現(xiàn)代電子技術(shù)，2007，31（8）：151-153.

[6] 張齊，曹陽，李棟娜.基于SystemC的SoC行為級軟硬件協(xié)同設(shè)計[J].計算機工程，2005，31（19）：217-219.

圖3 程序加載結(jié)構(gòu)示意圖

1.2.3 DSP間的飛越傳輸

多DSP系統(tǒng)中的DSP都有一個獨立的DDR2 SDRAM，DDR2存儲容量大，可以在高頻率下實現(xiàn)雙倍數(shù)據(jù)率傳輸，能夠滿足數(shù)字信號處理系統(tǒng)需要的大數(shù)據(jù)量存儲及高速率數(shù)據(jù)傳輸?shù)囊蟆DR2中的數(shù)據(jù)可以通過飛越傳輸送給其它的DSP使用，實現(xiàn)多DSP之間的資源共享，提高整體系統(tǒng)的運行效率。

文中的DSP在DDR2接口和鏈路口之間設(shè)計了飛越傳輸?shù)腄MA通道，DDR2接口所連接的DDR2 SDRAM中的數(shù)據(jù)，可以不經(jīng)過DSP內(nèi)核，直接通過鏈路口的發(fā)送端發(fā)送出去；或者鏈路口接收端接收到的數(shù)據(jù)可以不通過DSP內(nèi)核，直接經(jīng)過DDR2接口存儲到DDR2 SDRAM中，數(shù)據(jù)傳輸路徑如圖5所示（以DSP1和DSP2之間的飛越傳輸為例）。在測試中，飛越傳輸?shù)膫鬏斊鹗嫉刂贰⒛繕?biāo)起始地址、步進長度、傳輸長度等可以在獨立的配置文件中進行設(shè)置，實現(xiàn)不同的飛越傳輸模式。飛越傳輸?shù)牟ㄐ稳鐖D6所示。通過飛越傳輸，不同的DSP之間就能間接地共享DDR2外存，達到多DSP耦合的目的。

圖6 飛越傳輸波形圖

1.3 軟件驗證平臺結(jié)構(gòu)

軟件驗證平臺主要包括指令集仿真器（ISS）和System C模型。軟件驗證平臺主要功能為：實現(xiàn)多DSP系統(tǒng)的行為級建模、監(jiān)測軟硬件接口交互信號、協(xié)調(diào)軟硬件平臺工作、記錄并比較結(jié)果。硬件平臺與軟件平臺之間采用收/發(fā)請求和確認(rèn)的方式進行交互，通過請求及應(yīng)答信號協(xié)調(diào)軟、硬件平臺之間的工作。系統(tǒng)運行后，硬件平臺產(chǎn)生的Testcase需要送到軟件平臺進行編譯、鏈接，產(chǎn)生DSP能夠識別的格式文件。驗證結(jié)束后，比較器分別從軟件/硬件結(jié)果目錄中讀取結(jié)果文件進行比較，產(chǎn)生比較報告。測試流程如圖7所示。

2 系統(tǒng)運行與測試

整個軟硬件協(xié)同驗證平臺在Linux環(huán)境下運行，硬件驗證平臺使用Synopsys公司的VCS工具，軟件驗證平臺使用高級編程語言C++編寫。

在測試時，先對發(fā)起飛越傳輸操作的DSP的內(nèi)存進行初始化，寫入要傳輸?shù)臄?shù)據(jù)，隨后發(fā)起DMA對DDR2的寫操作，將數(shù)據(jù)存入DDR2中，然后依次發(fā)起對其他三片DSP的飛越傳輸，將數(shù)據(jù)傳給其他三片DSP的DDR2。整個測試過程分解為：對內(nèi)存的初始化操作、DMA對DDR2的讀/寫操作，Link口的數(shù)據(jù)收/發(fā)操作。每個操作都有相關(guān)的配置寄存器控制其具體工作方式。通過配置DMA相關(guān)參數(shù)，可以實現(xiàn)DMA一維、二維傳輸模式測試，以及DMA處理bank仲裁和中斷服務(wù)程序正確性測試；通過配置DDR2相關(guān)參數(shù)，可以實現(xiàn)DDR2連續(xù)讀寫、跳躍讀寫，以及自動刷新時中斷傳輸并自動恢復(fù)傳輸過程中數(shù)據(jù)傳輸連貫性及正確性測試；通過配置Link口相關(guān)參數(shù)，可以測試Link口讀寫以及數(shù)據(jù)、時鐘同步功能正確性。在調(diào)試時，根據(jù)出現(xiàn)的錯誤信息，主要針對軟硬件接口交互信號、DMA與DDR2接口傳輸協(xié)議進行修改和完善。

結(jié)果顯示，該驗證平臺中軟件與硬件平臺能夠穩(wěn)定地進行協(xié)同工作，DSP之間可以通過飛越傳輸正確快速地進行數(shù)據(jù)共享，驗證結(jié)果可以自動進行比較，提高了驗證效率。

3 結(jié)束語

多DSP并行處理系統(tǒng)能夠快速高效地進行信息處理，飛越傳輸可以讓DSP之間共享大量數(shù)據(jù)，提高了多DSP系統(tǒng)的處理能力。多DSP系統(tǒng)運行的正確性與穩(wěn)定性需要進行充分驗證，該文設(shè)計的軟硬件協(xié)同驗證平臺能夠很好地模擬多DSP系統(tǒng)實際的工作方式，可以盡早發(fā)現(xiàn)系統(tǒng)軟件與硬件在設(shè)計上的缺陷以及軟硬件交互設(shè)計中的缺陷，通過參數(shù)配置，可以對系統(tǒng)間的飛越傳輸模式進行完備測試，并能自動比較結(jié)果，極大地提高仿真驗證的效率。

參考文獻：

[1] 李蛟，楊進，邱兆坤，基于ADSP2TS201S的多DSP并行數(shù)據(jù)處理系統(tǒng)設(shè)計[J].現(xiàn)代電子技術(shù)，2010，19（15）：42-46.

[2] 張華，胡修林，基于CPCI9656的高速實時采集存儲系統(tǒng)[J].計算機應(yīng)用，2010，30（11）：3130-3134.

[3] 劉書明，羅勇江.ADSP TS201XS系列 DSP原理與應(yīng)用設(shè)計[M].北京：電子工業(yè)出版社，2007.

[4] Rashinkar P，Paterson P，Singh L. System on a Chip Verification Methodology and Techniques[M]. America Cadence Design Systems，Inc，2001.

[5] 辛強.一種基于ISS的軟硬件協(xié)同驗證環(huán)境[J]. 現(xiàn)代電子技術(shù)，2007，31（8）：151-153.

[6] 張齊，曹陽，李棟娜.基于SystemC的SoC行為級軟硬件協(xié)同設(shè)計[J].計算機工程，2005，31（19）：217-219.