唐婷婷

摘 要： 隨著信息科技技術(shù)的深入研究與應(yīng)用，在很多行業(yè)領(lǐng)域都應(yīng)用到視頻圖像。該文對(duì)視頻圖像處理系統(tǒng)設(shè)計(jì)分析與研究關(guān)鍵通過SoPC及FPGA兩大處理技術(shù)。系統(tǒng)采用視頻轉(zhuǎn)換芯片SAA7113完成視頻圖像采集模塊的設(shè)計(jì)，采用CY7C1049 SRAM完成圖像數(shù)據(jù)的存儲(chǔ)，設(shè)計(jì)VGA顯示輸出控制關(guān)聯(lián)模塊，同時(shí)重新修改了顯示芯片具體運(yùn)作形式的配置信息，相結(jié)合產(chǎn)生VGA具有控制能力的信號(hào)；參考VGA顯示器的運(yùn)行原則，實(shí)現(xiàn)了VGA幀一致性信號(hào)與接口水平的提升。

關(guān)鍵詞： 視頻圖像； 圖像處理； FPGA； SoPC

中圖分類號(hào)： TN919?34； TP271 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）10?0059?05

Abstract： With the further research and application of information technology， video images are applied in many fields. The video image processing system based on two processing technologies of SoPC and FPGA was designed and analyzed. The video conversion chip SAA7113 was adopted in the design of video image acquisition module. CY7C1049 SRAM was used to complete image data storage. VGA display and output control module was designed. The configuration information of the operation mode of the display chip was modified， with which VGA work control signal was generated. According to the industrial standard of VGA display， the improvement of the VGA interface level and frame synchronization signal was realized.

Keywords： video image； image processing； FPGA； SoPC

0 引 言

對(duì)視頻圖像進(jìn)行處理的過程中，通常圖像數(shù)據(jù)信息具有龐大的運(yùn)算量與吞吐量，因此需要功能強(qiáng)大的視頻圖像處理系統(tǒng)。用個(gè)人計(jì)算機(jī)對(duì)圖像進(jìn)行處理，并行數(shù)據(jù)處理不能正常運(yùn)行，所以不能達(dá)到實(shí)時(shí)性需求；選擇DSP芯片對(duì)圖像信息進(jìn)行處理，因?yàn)樘幚砥髟谶\(yùn)行時(shí)是按照指令順序執(zhí)行的，且數(shù)據(jù)位寬也是固定的，因而資源的利用率不高，限制了處理器的數(shù)據(jù)吞吐量，還要龐大的數(shù)據(jù)存儲(chǔ)空間[1]。在信息技術(shù)不斷發(fā)展與更新的時(shí)代，半導(dǎo)體技術(shù)也有了突飛猛進(jìn)的發(fā)展，F(xiàn)PGA不僅擁有強(qiáng)大的功能特性，價(jià)格還很合理，并且還在及時(shí)的創(chuàng)新與研究，打造成為功能強(qiáng)大的硬件部件，選擇FPGA對(duì)圖像進(jìn)行處理時(shí)，因?yàn)榭删幊踢壿嫵瑥?qiáng)的靈活性與龐大的存儲(chǔ)空間，適用于圖像的并行處理，處理速度很快，實(shí)現(xiàn)SoPC運(yùn)行的目的，不斷為用戶系統(tǒng)提供便利，提升產(chǎn)品更新的速度，旨在研發(fā)具有特性的產(chǎn)品[2]。采用SoPC與FPGA技術(shù)對(duì)視頻圖像進(jìn)行處理，不僅是未來(lái)圖像處理技術(shù)發(fā)展的方向，也促進(jìn)了嵌入型系統(tǒng)推廣與應(yīng)用[3]。因此，本文將會(huì)對(duì)圖像處理技術(shù)SoPC與FPGA進(jìn)行深入的分析與研究。

1 系統(tǒng)總體設(shè)計(jì)方案

視頻采集采用PHILPS公司的SAA7113來(lái)實(shí)現(xiàn)，通過I2C總線完成了對(duì)視頻采集卡芯片SAA7113的初始化工作。VGA即輸出模塊。該輸出卡選擇使用的是TI企業(yè)編號(hào)為THS8134的芯片，這個(gè)芯片適用于圖像處理的D/A器件。實(shí)現(xiàn)視頻圖像的采集，處理，存儲(chǔ)和顯示等功能。本文所研究的FPGA視頻圖像處理技術(shù)系統(tǒng)模型見圖1。其中CCD攝像頭主要功能就是搜取圖像信息，通過采集卡A/D進(jìn)行轉(zhuǎn)換，生成格式為720 Pixels YUV4∶2∶2數(shù)字化特性的圖像信息；基于FPGA圖像處理系統(tǒng)采集的模塊，就會(huì)自動(dòng)將規(guī)格為720×576的全部圖像信息存放在SRAM芯片內(nèi)，圖像模塊就會(huì)實(shí)現(xiàn)對(duì)圖像的處理，VGA顯示模塊的功能就是將更新同步的控制信號(hào)按照順序進(jìn)行顯示，同時(shí)將處理過的圖像信息在規(guī)定時(shí)間實(shí)現(xiàn)發(fā)送，最終VGA正常顯示。

研究FPGA視頻圖像處理技術(shù)系統(tǒng)硬件運(yùn)行方案見圖2。系統(tǒng)劃分為兩大部分，包含可編程邏輯與圖像信息采集以及VGA顯示輸出部分。其中采集模塊的主要功能就是對(duì)CCD攝像頭產(chǎn)生的電視信號(hào)進(jìn)行接收，然后通過編號(hào)為SAA7113的處理芯片生成類型為ITU?656 4∶2∶2的數(shù)字化性圖像。ITU?656具體定義是電信聯(lián)盟指定的視頻圖像處理格式[4]。主要是實(shí)現(xiàn)信號(hào)轉(zhuǎn)換、信號(hào)間的分離以及視頻信號(hào)格式的轉(zhuǎn)換等，最后將需要進(jìn)行處理的視頻數(shù)據(jù)信息，保存到芯片SRAM內(nèi)。VGA顯示輸出就是對(duì)數(shù)字化圖像信息實(shí)現(xiàn)D/A轉(zhuǎn)換，最后通過顯示器實(shí)現(xiàn)正常顯示?？删幊踢壿嫴粌H可以實(shí)現(xiàn)對(duì)不同部分的邏輯控制，還能任意定制用戶命令，目的是加快處理速度?？傮w來(lái)講，可編程邏輯功能就是對(duì)采集模塊與VGA顯示輸出實(shí)現(xiàn)管理與控制。

2 FPGA采集數(shù)據(jù)控制原理

CCD的模擬信號(hào)根據(jù)SAA7111A存有的模擬端口AI11，AI12，AI21，AI22實(shí)現(xiàn)信號(hào)輸入，在實(shí)現(xiàn)模擬處理之后，直接通過A/D轉(zhuǎn)換器實(shí)現(xiàn)數(shù)字化亮度信號(hào)與色度信號(hào)的生成，然后對(duì)兩種數(shù)字化信號(hào)進(jìn)行處理。對(duì)亮度信號(hào)進(jìn)行處理獲取到的信息就會(huì)自動(dòng)轉(zhuǎn)送到色度信號(hào)處理器中，實(shí)現(xiàn)整體處理，生成UV與Y信號(hào)，信號(hào)經(jīng)過格式化處理會(huì)通過VPO實(shí)現(xiàn)輸出；剩下的就會(huì)直接轉(zhuǎn)送到同步分離器，通過數(shù)字化PLL后就會(huì)生成與之對(duì)應(yīng)的行信號(hào)HS與場(chǎng)信號(hào)VS，并且PLL驅(qū)動(dòng)型觸發(fā)器，生成與HS時(shí)鐘信號(hào)相鎖定的LLC2與LLC。上述所實(shí)現(xiàn)的功能全部由I2C總線控制實(shí)現(xiàn)，串行數(shù)據(jù)信號(hào)即SDA，串行時(shí)鐘信號(hào)即SCL。

經(jīng)過SAA7113實(shí)現(xiàn)解碼數(shù)字碼流符合ITU?656標(biāo)準(zhǔn)，這串碼流是包含視頻信號(hào)、定時(shí)基準(zhǔn)信號(hào)和輔助信號(hào)[5]。視頻信號(hào)以YUV 4∶2∶2的數(shù)據(jù)格式輸出，Y分量代表黑白亮度分量，U和V分量表示彩色信息，并被實(shí)時(shí)保存到存儲(chǔ)模塊。開始搜取視頻過程中，SAA7113視頻圖像的輸出基于8位總線VPO，最后傳送到FPGA。因?yàn)镻AL采用隔行方式實(shí)現(xiàn)電視信號(hào)的掃描，傳送方式分為偶數(shù)與奇數(shù)，經(jīng)過數(shù)字化處理的數(shù)據(jù)保持不變，所以想獲取全部圖像就要把偶數(shù)與奇數(shù)場(chǎng)的數(shù)據(jù)進(jìn)行還原。

此系統(tǒng)關(guān)鍵是對(duì)視頻圖像的解碼芯片SAA7113的控制連接電路如圖3所示。

2.1 SAA7113時(shí)序性

經(jīng)過數(shù)字轉(zhuǎn)換之后的圖像信息通過VOP，在像素時(shí)鐘頻率LLC2（13.5 MHz）的同步下并行輸出。其中，任何一個(gè)時(shí)鐘都會(huì)與16位像素輸出相吻合。行與HREF類似，其中高電平即代表一行所有像素，也就是周期為720個(gè)LLC2。場(chǎng)與VREF類似，高電平即代表輸出的是一行所有圖像，每場(chǎng)有286行；低電平代表的場(chǎng)的隱藏信號(hào)，分為26個(gè)周期。

輸出管腳RTS0和RTS1是多功能復(fù)用管腳，根據(jù)不同的系統(tǒng)要求，通過對(duì)子地址寄存器SA12寫入不同的控制字可將兩輸出管腳配置為行同步、幀同步、奇偶場(chǎng)同步等不同信號(hào)。本設(shè)計(jì)中RTS0=1即代表輸出類型為奇數(shù)場(chǎng)，RTS0=0則為偶數(shù)場(chǎng)。FEI代表類型為使能的信號(hào)，處于0狀態(tài)時(shí)，表示數(shù)據(jù)輸出正常，處于1狀態(tài)時(shí)，表示數(shù)據(jù)輸出達(dá)到高阻標(biāo)準(zhǔn)。

VOP上圖像數(shù)據(jù)格式如表1所示。

3 存儲(chǔ)模塊設(shè)計(jì)

3.1 SRAM接口電路的功能設(shè)計(jì)

FPGA功能特性是把搜集到的圖像信息儲(chǔ)存到緩存內(nèi)，為后期處理圖像創(chuàng)造條件。該系統(tǒng)圖像緩存選擇使用2塊SRAM，通過PING??PANG緩存控制模式的原理對(duì)其進(jìn)行操作[10]。第一次采樣時(shí)，F(xiàn)PGA就會(huì)自動(dòng)通過SAA7113獲取到第1幀圖像數(shù)據(jù)存儲(chǔ)于第一個(gè)SRAM內(nèi)，采樣完畢后，第二個(gè)SRAM內(nèi)就會(huì)自動(dòng)存儲(chǔ)第2幀圖像數(shù)據(jù)，并且還要處理第1塊SRAM內(nèi)的圖像數(shù)據(jù)，工作結(jié)束后，行總線就會(huì)自動(dòng)實(shí)現(xiàn)切換，與SRAM自動(dòng)連接。本文采用了兩片型號(hào)為CY7C1049的SRAM是對(duì)圖像幀數(shù)據(jù)保存，兩片緩存與SRAM讀寫實(shí)現(xiàn)切換主要基于軟件控制。FPGA將采集到一幀圖像數(shù)據(jù)保存到SRAM1中，同時(shí)后端的圖像處理模塊讀出SRAM2中的圖像數(shù)據(jù)進(jìn)行處理。兩塊存儲(chǔ)方式的SRAM實(shí)現(xiàn)行總線的轉(zhuǎn)換，前提是任意1幀圖像數(shù)據(jù)已經(jīng)被處理或者是保存后，其中SRAM1內(nèi)數(shù)據(jù)是為后期圖像讀出處理提供依據(jù)，SRMA2就會(huì)自動(dòng)保存下面的圖像數(shù)據(jù)，也就是任意一個(gè)內(nèi)存狀態(tài)為寫入，剩余內(nèi)存狀態(tài)為讀出。

3.2 SRAM讀寫控制時(shí)序功能設(shè)計(jì)

SRAM讀寫控制關(guān)鍵是遵循SRAM時(shí)序完成讀寫工作[11]。在視頻圖像解碼模塊正常運(yùn)行時(shí)，SRAM就會(huì)根據(jù)地址模塊生成的寫信號(hào)與地址信息，實(shí)現(xiàn)圖像信息的緩存；從緩存中讀取圖像信息時(shí)，就會(huì)通過自動(dòng)運(yùn)行SRAM生成的讀信號(hào)與地址實(shí)現(xiàn)。SRAM控制模塊的除了尋址信號(hào)外，還包含寫使能信號(hào)W與片選信號(hào)CE以及輸出使能信號(hào)OE?？刂破鳛殡p口數(shù)據(jù)線接口，其中輸入接口為讀取數(shù)據(jù)，輸出接口為讀寫數(shù)據(jù)，只有實(shí)施全方位的管理與控制，SRAM才會(huì)實(shí)現(xiàn)正常的讀寫功能。

圖像存儲(chǔ)器由兩塊SRAM構(gòu)成，兩者共同協(xié)調(diào)運(yùn)行。在SRAM1成功獲取到解碼模塊提供的圖像信息時(shí)，SRAM2內(nèi)存有的圖像信息就會(huì)通過后期圖像低級(jí)模塊實(shí)現(xiàn)讀取完成處理。兩塊緩存都正常完成以上工作后，就會(huì)實(shí)現(xiàn)切換，SRAM1內(nèi)的圖像信息實(shí)現(xiàn)讀取，SRAM2就會(huì)自動(dòng)獲取圖像信息。反反復(fù)復(fù)，成功啟動(dòng)并行操作方式，從而提升系統(tǒng)運(yùn)作水平與能力。

4 VGA視頻顯示設(shè)計(jì)

4.1 VGA顯示方案框圖展示

通過攝像頭獲取到圖像模擬信號(hào)，然后實(shí)現(xiàn)數(shù)字信號(hào)的轉(zhuǎn)換，此類信號(hào)格式參考YUV4∶2∶2，怎樣將獲取到的圖像信息實(shí)現(xiàn)處理，然后根據(jù)SVGA格式800×600@60 Hz正常在VGA顯示器上正常顯示[12]。

本設(shè)計(jì)采用TI公司的THS8134作為D/A變換器，THS8134功能就是實(shí)現(xiàn)視頻與圖像格式的轉(zhuǎn)換。此變換器不僅支持3～5 V電壓的數(shù)字供電，還支持5 V電壓的模擬供電。

采樣效率為81 MSPS。同時(shí)三個(gè)D/A轉(zhuǎn)換器與行場(chǎng)消隱信號(hào)以及同步信號(hào)構(gòu)成一個(gè)THS8134。它的主要功能就是實(shí)現(xiàn)FPGA數(shù)字信號(hào)的轉(zhuǎn)換，同時(shí)還支持VGA顯示器進(jìn)行顯示。它輸入格式主要有消隱控制信號(hào)，行場(chǎng)同步，數(shù)字時(shí)鐘CLK與2路或1路ITU?65類型的YpbPr/RGB的4∶2∶2信號(hào)及是藍(lán)圖像信號(hào)的R[7..0]，G[7..0]，B[7..0]，紅，綠信號(hào)等多種。它輸出格式主要是分為模擬的紅、藍(lán)色弱信號(hào)與亮度信號(hào)。FPGA是VGA行場(chǎng)同步信號(hào)的主要構(gòu)成。

4.2 VGA信號(hào)轉(zhuǎn)換

采集到的數(shù)據(jù)是標(biāo)準(zhǔn)的YUV4∶2∶2格式，只有把YUV數(shù)據(jù)格式轉(zhuǎn)換為RGB數(shù)據(jù)格式，圖像才能正常顯示。其中RGB指的是計(jì)算機(jī)內(nèi)比較常用的色彩范圍。主要是經(jīng)過藍(lán)、紅、綠三種基色的調(diào)和生成別種顏色。因?yàn)樗瑥?qiáng)的獨(dú)立性，所以在彩色電視機(jī)、系統(tǒng)成像以及計(jì)算機(jī)圖像中得到大力的推廣與應(yīng)用。下式可以方便地實(shí)現(xiàn)數(shù)據(jù)格式的RGB轉(zhuǎn)換：[R=1 024×1.164Y-16+1.596U-12G=1 024×1.164Y-16-0.813U-128-0.392V-128B=1 024×1.164Y-16+2.017U-128] 1）

值得注意的是，公式當(dāng)中有很多系數(shù)是小數(shù)，而FPGA不包含浮點(diǎn)數(shù)。采用VerilogHDL編程前，需通過有限精度的方法消除浮點(diǎn)數(shù)運(yùn)算。即先將數(shù)據(jù)擴(kuò)大適當(dāng)?shù)谋稊?shù)如2n，然后取整運(yùn)算，最后把結(jié)果除以2n（將結(jié)果右移2n位）。

4.3 幀頻變換

幀頻的轉(zhuǎn)換是通過復(fù)制幀實(shí)現(xiàn)的。PAL制式的信號(hào)幀頻25 Hz，VGA顯示器工作是幀頻60 Hz，幀頻比為5∶12。要轉(zhuǎn)換為能夠滿足每秒60幀要求的視頻信號(hào)，最簡(jiǎn)單的辦法就是復(fù)制幀。在本設(shè)計(jì)中每隔5幀重復(fù)1幀。具體方法是，采集圖像分辨率為720×572，則每幀圖像有527行像素，奇偶各286行。在SRAM存有的幀圖像信息被首次讀取后，而計(jì)數(shù)器出現(xiàn)最大數(shù)值時(shí)，就會(huì)從頭開始進(jìn)行計(jì)數(shù)572×0.2≈114次。循環(huán)5個(gè)周期之后，此時(shí)SRMA內(nèi)實(shí)現(xiàn)讀取的圖像數(shù)據(jù)就會(huì)達(dá)到114×5=570行，也就是添加了一幀數(shù)據(jù)，從而達(dá)到頻率轉(zhuǎn)換的目的。

4.4 VGA顯示模塊功能實(shí)現(xiàn)

前面針對(duì)VGA顯示時(shí)序與THS8134時(shí)序進(jìn)行分析與研究，將圖像信息根據(jù)準(zhǔn)確的順序與幀時(shí)序傳送到CRT顯示器就是VGA顯示模塊設(shè)計(jì)目標(biāo)。具體實(shí)現(xiàn)流程：第一步通過顯示器的分辨率，按照VGA顯示順序?qū)崿F(xiàn)幀同步與水平信號(hào)的構(gòu)成，然后根據(jù)行與表查詢像素的方法確定圖像信息的具體位置，將構(gòu)成完整的圖像呈現(xiàn)在監(jiān)視器。圖像數(shù)據(jù)格式轉(zhuǎn)換采用THS8134，在設(shè)計(jì)過程中需要提供準(zhǔn)確的控制信號(hào)。想要圖像正常顯示在屏幕左上方的首個(gè)像素，就需要對(duì)顯示復(fù)位進(jìn)行設(shè)置，從而實(shí)現(xiàn)地址與計(jì)數(shù)的最初復(fù)位。

5 結(jié) 語(yǔ)

該篇文章通過SoPCA與FPGA兩種圖像處理技術(shù)對(duì)視頻圖像處理系統(tǒng)進(jìn)行了深入的研究與分析，充分展示了視頻圖像的顯示、存儲(chǔ)與采集以及處理等各個(gè)功能特性，同時(shí)還深入對(duì)FPGA內(nèi)部資源進(jìn)行挖掘。本設(shè)計(jì)稍經(jīng)修改可以用于一定范圍內(nèi)的視頻監(jiān)視系統(tǒng)，即可體現(xiàn)一定的社會(huì)作用與價(jià)值。如果通過以太網(wǎng)絡(luò)將采集到的視頻信號(hào)進(jìn)行傳輸，就可以不受距離的限制，實(shí)現(xiàn)遠(yuǎn)程監(jiān)控。

參考文獻(xiàn)

[1] 賀建權(quán).數(shù)字化視頻監(jiān)控系統(tǒng)集成工程設(shè)計(jì)[D].長(zhǎng)沙：湖南大學(xué)，2007.

[2] 黃再銀，宗建華，余健.用FPGA和單片機(jī)設(shè)計(jì)黑白四畫面分割器[J].電子技術(shù)應(yīng)用，2002，28（6）：49?5l.

[3] 鄭金福.視頻多畫面合成器的設(shè)計(jì)與實(shí)現(xiàn)田[J].中國(guó)有線電視，2002（17）：36?40.

[4] 張琛，戚文芽.基于TMS320DM642芯片的畫面分割和OSD疊加[J].信息工程大學(xué)學(xué)報(bào)，2011，6（1）：66?68.

[5] MARPE Detlev， SCHWARZ H， BL?TTERMANN Gabi， et al. Context?based adaptive binary arithmetic coding in JVT/H.26L [J]. EEE Transactions on Circuits And Systems for Video Technology， 2003，13： 620?636.

[6] MENG B， AU O C， WONG Chi?Wah， et al. Efficient intra?prediction mode selection for 4×4 blocks in H.264 [J]. IEEE ICME， 2012， 3： 521?524.

[7] HON M?C， HAHN H?S. A loop/post filter to suppress blocking and ringing artifacts for H.26L video codec [J]. SPIE Proceeding of Visual Communication and Image processing， 2012 （1）： 940?947.

[8] MALVAR H， HALLAPURO A， KARCZEWICZ M， et al. Low?comlexity transform and quantization with 16?bit arithmetic for H.26L [C]// Proceedings of IEEE International Conference on Image Processing. [S.l.]： IEEE， 2012， 2： 489?492.

[9] Meng B， Au O C. Fast Intra?Prediction Mode Selection for 4×4 Blocks in H.264 [C]// proceeding of International Conference on Acoustics， Speech， and Signal Processing. [S.l.]： IEEE Xplore， 2003， 3： 389?392.

[10] CASAS J R. Coding of details in very low bit?rate video systems [J]. IEEE Transactions on Circuit and Systems for Video Technology， 2012， 4（3）： 317?327.

[11] CORTEZ D. Image segmentation towards new image representation methods [J]. Signal Processing Image Communication， 2012， 6： 485?498.

[12] KUNT M. Recent results in high?compression image coding [J]. IEEE Transaction on Circuits and Systems for Video technology， 2012， 34（11）： 1306?1336.

幀頻的轉(zhuǎn)換是通過復(fù)制幀實(shí)現(xiàn)的。PAL制式的信號(hào)幀頻25 Hz，VGA顯示器工作是幀頻60 Hz，幀頻比為5∶12。要轉(zhuǎn)換為能夠滿足每秒60幀要求的視頻信號(hào)，最簡(jiǎn)單的辦法就是復(fù)制幀。在本設(shè)計(jì)中每隔5幀重復(fù)1幀。具體方法是，采集圖像分辨率為720×572，則每幀圖像有527行像素，奇偶各286行。在SRAM存有的幀圖像信息被首次讀取后，而計(jì)數(shù)器出現(xiàn)最大數(shù)值時(shí)，就會(huì)從頭開始進(jìn)行計(jì)數(shù)572×0.2≈114次。循環(huán)5個(gè)周期之后，此時(shí)SRMA內(nèi)實(shí)現(xiàn)讀取的圖像數(shù)據(jù)就會(huì)達(dá)到114×5=570行，也就是添加了一幀數(shù)據(jù)，從而達(dá)到頻率轉(zhuǎn)換的目的。

4.4 VGA顯示模塊功能實(shí)現(xiàn)

前面針對(duì)VGA顯示時(shí)序與THS8134時(shí)序進(jìn)行分析與研究，將圖像信息根據(jù)準(zhǔn)確的順序與幀時(shí)序傳送到CRT顯示器就是VGA顯示模塊設(shè)計(jì)目標(biāo)。具體實(shí)現(xiàn)流程：第一步通過顯示器的分辨率，按照VGA顯示順序?qū)崿F(xiàn)幀同步與水平信號(hào)的構(gòu)成，然后根據(jù)行與表查詢像素的方法確定圖像信息的具體位置，將構(gòu)成完整的圖像呈現(xiàn)在監(jiān)視器。圖像數(shù)據(jù)格式轉(zhuǎn)換采用THS8134，在設(shè)計(jì)過程中需要提供準(zhǔn)確的控制信號(hào)。想要圖像正常顯示在屏幕左上方的首個(gè)像素，就需要對(duì)顯示復(fù)位進(jìn)行設(shè)置，從而實(shí)現(xiàn)地址與計(jì)數(shù)的最初復(fù)位。

5 結(jié) 語(yǔ)

該篇文章通過SoPCA與FPGA兩種圖像處理技術(shù)對(duì)視頻圖像處理系統(tǒng)進(jìn)行了深入的研究與分析，充分展示了視頻圖像的顯示、存儲(chǔ)與采集以及處理等各個(gè)功能特性，同時(shí)還深入對(duì)FPGA內(nèi)部資源進(jìn)行挖掘。本設(shè)計(jì)稍經(jīng)修改可以用于一定范圍內(nèi)的視頻監(jiān)視系統(tǒng)，即可體現(xiàn)一定的社會(huì)作用與價(jià)值。如果通過以太網(wǎng)絡(luò)將采集到的視頻信號(hào)進(jìn)行傳輸，就可以不受距離的限制，實(shí)現(xiàn)遠(yuǎn)程監(jiān)控。

參考文獻(xiàn)

[1] 賀建權(quán).數(shù)字化視頻監(jiān)控系統(tǒng)集成工程設(shè)計(jì)[D].長(zhǎng)沙：湖南大學(xué)，2007.

[2] 黃再銀，宗建華，余健.用FPGA和單片機(jī)設(shè)計(jì)黑白四畫面分割器[J].電子技術(shù)應(yīng)用，2002，28（6）：49?5l.

[3] 鄭金福.視頻多畫面合成器的設(shè)計(jì)與實(shí)現(xiàn)田[J].中國(guó)有線電視，2002（17）：36?40.

[4] 張琛，戚文芽.基于TMS320DM642芯片的畫面分割和OSD疊加[J].信息工程大學(xué)學(xué)報(bào)，2011，6（1）：66?68.

[5] MARPE Detlev， SCHWARZ H， BL?TTERMANN Gabi， et al. Context?based adaptive binary arithmetic coding in JVT/H.26L [J]. EEE Transactions on Circuits And Systems for Video Technology， 2003，13： 620?636.

[6] MENG B， AU O C， WONG Chi?Wah， et al. Efficient intra?prediction mode selection for 4×4 blocks in H.264 [J]. IEEE ICME， 2012， 3： 521?524.

[7] HON M?C， HAHN H?S. A loop/post filter to suppress blocking and ringing artifacts for H.26L video codec [J]. SPIE Proceeding of Visual Communication and Image processing， 2012 （1）： 940?947.

[8] MALVAR H， HALLAPURO A， KARCZEWICZ M， et al. Low?comlexity transform and quantization with 16?bit arithmetic for H.26L [C]// Proceedings of IEEE International Conference on Image Processing. [S.l.]： IEEE， 2012， 2： 489?492.

[9] Meng B， Au O C. Fast Intra?Prediction Mode Selection for 4×4 Blocks in H.264 [C]// proceeding of International Conference on Acoustics， Speech， and Signal Processing. [S.l.]： IEEE Xplore， 2003， 3： 389?392.

[10] CASAS J R. Coding of details in very low bit?rate video systems [J]. IEEE Transactions on Circuit and Systems for Video Technology， 2012， 4（3）： 317?327.

[11] CORTEZ D. Image segmentation towards new image representation methods [J]. Signal Processing Image Communication， 2012， 6： 485?498.

[12] KUNT M. Recent results in high?compression image coding [J]. IEEE Transaction on Circuits and Systems for Video technology， 2012， 34（11）： 1306?1336.

幀頻的轉(zhuǎn)換是通過復(fù)制幀實(shí)現(xiàn)的。PAL制式的信號(hào)幀頻25 Hz，VGA顯示器工作是幀頻60 Hz，幀頻比為5∶12。要轉(zhuǎn)換為能夠滿足每秒60幀要求的視頻信號(hào)，最簡(jiǎn)單的辦法就是復(fù)制幀。在本設(shè)計(jì)中每隔5幀重復(fù)1幀。具體方法是，采集圖像分辨率為720×572，則每幀圖像有527行像素，奇偶各286行。在SRAM存有的幀圖像信息被首次讀取后，而計(jì)數(shù)器出現(xiàn)最大數(shù)值時(shí)，就會(huì)從頭開始進(jìn)行計(jì)數(shù)572×0.2≈114次。循環(huán)5個(gè)周期之后，此時(shí)SRMA內(nèi)實(shí)現(xiàn)讀取的圖像數(shù)據(jù)就會(huì)達(dá)到114×5=570行，也就是添加了一幀數(shù)據(jù)，從而達(dá)到頻率轉(zhuǎn)換的目的。

4.4 VGA顯示模塊功能實(shí)現(xiàn)

前面針對(duì)VGA顯示時(shí)序與THS8134時(shí)序進(jìn)行分析與研究，將圖像信息根據(jù)準(zhǔn)確的順序與幀時(shí)序傳送到CRT顯示器就是VGA顯示模塊設(shè)計(jì)目標(biāo)。具體實(shí)現(xiàn)流程：第一步通過顯示器的分辨率，按照VGA顯示順序?qū)崿F(xiàn)幀同步與水平信號(hào)的構(gòu)成，然后根據(jù)行與表查詢像素的方法確定圖像信息的具體位置，將構(gòu)成完整的圖像呈現(xiàn)在監(jiān)視器。圖像數(shù)據(jù)格式轉(zhuǎn)換采用THS8134，在設(shè)計(jì)過程中需要提供準(zhǔn)確的控制信號(hào)。想要圖像正常顯示在屏幕左上方的首個(gè)像素，就需要對(duì)顯示復(fù)位進(jìn)行設(shè)置，從而實(shí)現(xiàn)地址與計(jì)數(shù)的最初復(fù)位。

5 結(jié) 語(yǔ)

該篇文章通過SoPCA與FPGA兩種圖像處理技術(shù)對(duì)視頻圖像處理系統(tǒng)進(jìn)行了深入的研究與分析，充分展示了視頻圖像的顯示、存儲(chǔ)與采集以及處理等各個(gè)功能特性，同時(shí)還深入對(duì)FPGA內(nèi)部資源進(jìn)行挖掘。本設(shè)計(jì)稍經(jīng)修改可以用于一定范圍內(nèi)的視頻監(jiān)視系統(tǒng)，即可體現(xiàn)一定的社會(huì)作用與價(jià)值。如果通過以太網(wǎng)絡(luò)將采集到的視頻信號(hào)進(jìn)行傳輸，就可以不受距離的限制，實(shí)現(xiàn)遠(yuǎn)程監(jiān)控。

參考文獻(xiàn)

[1] 賀建權(quán).數(shù)字化視頻監(jiān)控系統(tǒng)集成工程設(shè)計(jì)[D].長(zhǎng)沙：湖南大學(xué)，2007.

[2] 黃再銀，宗建華，余健.用FPGA和單片機(jī)設(shè)計(jì)黑白四畫面分割器[J].電子技術(shù)應(yīng)用，2002，28（6）：49?5l.

[3] 鄭金福.視頻多畫面合成器的設(shè)計(jì)與實(shí)現(xiàn)田[J].中國(guó)有線電視，2002（17）：36?40.

[4] 張琛，戚文芽.基于TMS320DM642芯片的畫面分割和OSD疊加[J].信息工程大學(xué)學(xué)報(bào)，2011，6（1）：66?68.

[5] MARPE Detlev， SCHWARZ H， BL?TTERMANN Gabi， et al. Context?based adaptive binary arithmetic coding in JVT/H.26L [J]. EEE Transactions on Circuits And Systems for Video Technology， 2003，13： 620?636.

[6] MENG B， AU O C， WONG Chi?Wah， et al. Efficient intra?prediction mode selection for 4×4 blocks in H.264 [J]. IEEE ICME， 2012， 3： 521?524.

[7] HON M?C， HAHN H?S. A loop/post filter to suppress blocking and ringing artifacts for H.26L video codec [J]. SPIE Proceeding of Visual Communication and Image processing， 2012 （1）： 940?947.

[8] MALVAR H， HALLAPURO A， KARCZEWICZ M， et al. Low?comlexity transform and quantization with 16?bit arithmetic for H.26L [C]// Proceedings of IEEE International Conference on Image Processing. [S.l.]： IEEE， 2012， 2： 489?492.

[9] Meng B， Au O C. Fast Intra?Prediction Mode Selection for 4×4 Blocks in H.264 [C]// proceeding of International Conference on Acoustics， Speech， and Signal Processing. [S.l.]： IEEE Xplore， 2003， 3： 389?392.

[10] CASAS J R. Coding of details in very low bit?rate video systems [J]. IEEE Transactions on Circuit and Systems for Video Technology， 2012， 4（3）： 317?327.

[11] CORTEZ D. Image segmentation towards new image representation methods [J]. Signal Processing Image Communication， 2012， 6： 485?498.

[12] KUNT M. Recent results in high?compression image coding [J]. IEEE Transaction on Circuits and Systems for Video technology， 2012， 34（11）： 1306?1336.