周玉娟

（中國(guó)電子科技集團(tuán)公司第五十四研究所 河北 石家莊 050081）

基于PowerQUICC處理器的高速以太網(wǎng)接口設(shè)計(jì)

周玉娟

（中國(guó)電子科技集團(tuán)公司第五十四研究所 河北 石家莊 050081）

PowerQUICC處理器專門(mén)針對(duì)融合、兼容和成本問(wèn)題而設(shè)計(jì)。PowerQUICC處理器基于e500 Power Architecture技術(shù)的SoC平臺(tái)開(kāi)發(fā)，采用QUICC Engine技術(shù)和集成安全引擎。重點(diǎn)介紹了一種基于PowerQUICC處理器的高性能通信處理器模塊及在此基礎(chǔ)上實(shí)現(xiàn)的2種高速以太網(wǎng)接口，包括用eTSEC實(shí)現(xiàn)的高速以太網(wǎng)接口和用QUICC機(jī)實(shí)現(xiàn)的高速以太網(wǎng)接口，最后通過(guò)測(cè)試得到了這2種接口的性能，并加以比較。

PowerQUICC eTSEC QUICC機(jī) 性能

1 引言

如今基于IP的網(wǎng)絡(luò)技術(shù)正在快速發(fā)展，由于傳統(tǒng)的電路交換網(wǎng)絡(luò)基礎(chǔ)設(shè)施仍在繼續(xù)運(yùn)行，所以IP網(wǎng)絡(luò)必須與現(xiàn)有基礎(chǔ)設(shè)施無(wú)縫融合。設(shè)計(jì)采用的高性能PowerQUICC通信處理器專門(mén)針對(duì)融合、兼容和成本問(wèn)題設(shè)計(jì)，支持多種接口和協(xié)議，并提供他們之間的高性能互連互通。

為適應(yīng)網(wǎng)絡(luò)技術(shù)快速發(fā)展的需求，各控制節(jié)點(diǎn)間應(yīng)該具有高速和實(shí)時(shí)的數(shù)據(jù)通信能力。由于以太網(wǎng)絡(luò)具有較大的帶寬，可以滿足數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性要求，同時(shí)具有通用性強(qiáng)和技術(shù)成熟等優(yōu)點(diǎn)，因此得到廣泛地應(yīng)用。介紹的基于PowerQUICC處理器的2種高速以太網(wǎng)接口具有性能高、使用方便、成本低、研發(fā)周期短和通用性強(qiáng)等特點(diǎn)，可應(yīng)用于多種設(shè)備。

2 高性能通信處理器模塊的實(shí)現(xiàn)

基于PowerQUICC處理器的高性能通信處理器模塊將數(shù)據(jù)面及控制面的功能集中到統(tǒng)一的硬件平臺(tái)上，特別適合通信網(wǎng)絡(luò)的互連互通、網(wǎng)絡(luò)安全設(shè)計(jì)以及對(duì)接口和協(xié)議類型多樣性的需求。

此高性能通信處理器模塊主要由高性能CPU[1]、DDR2 SDRAM數(shù)據(jù)存儲(chǔ)器、FLASH存儲(chǔ)器、SDRAM數(shù)據(jù)存儲(chǔ)器、RS-232串行接口、10/100/1000Mbps以太網(wǎng)接口（2個(gè)）、功能控制邏輯、上電配置、板間互連連接器和電源等組成，實(shí)現(xiàn)功能框圖如圖1所示。

圖1 高性能通信處理器模塊實(shí)現(xiàn)功能框圖

高性能CPU最高運(yùn)行速率高達(dá)533 MHz以上，采用PowerQUICC處理器[2]實(shí)現(xiàn)；DDR2 SDRAM數(shù)據(jù)存儲(chǔ)器提供512 M字節(jié)的數(shù)據(jù)存儲(chǔ)及32 M字節(jié)的程序存儲(chǔ)，采用MT47H32M16BN-37E-IT實(shí)現(xiàn)；程序存儲(chǔ)器和SDRAM數(shù)據(jù)存儲(chǔ)器用于存儲(chǔ)和運(yùn)行底層硬件驅(qū)動(dòng)程序和高層協(xié)議處理程序，程序存儲(chǔ)器采用128J3A型FLASH實(shí)現(xiàn)，SDRAM數(shù)據(jù)存儲(chǔ)器采用128J3A型SDRAM實(shí)現(xiàn)；10/100/1 000 Mbps以太網(wǎng)接口用于傳輸以太網(wǎng)承載的IP業(yè)務(wù)數(shù)據(jù)，采用88E1111-B2-1I000-BAB[3]實(shí)現(xiàn)；RS-232串行接口用于傳輸控制與通信信息，采用MAX3232E實(shí)現(xiàn)；功能控制邏輯用于進(jìn)行整個(gè)板卡的功能控制，采用EP1C6T144I7實(shí)現(xiàn)；上電配置用于傳輸電平信號(hào)，采用PTH03030WAD實(shí)現(xiàn)；板間互連連接器與高速功能擴(kuò)展模塊相連，應(yīng)用于性能擴(kuò)展，采用高密度連接器87024-650實(shí)現(xiàn)。

3 2種高速以太網(wǎng)接口的實(shí)現(xiàn)

設(shè)計(jì)方案中使用增強(qiáng)的三速以太網(wǎng)控制器eTSEC實(shí)現(xiàn)一種高速以太網(wǎng)接口，使用QUICC機(jī)實(shí)現(xiàn)另外一種高速以太網(wǎng)接口。

3.1 用eTSEC實(shí)現(xiàn)高速以太網(wǎng)接口

增強(qiáng)的三速以太網(wǎng)控制器（eTSECs）可提供10 Mbps、100 Mbps及1 000 Mbps以太網(wǎng)/IEEE802.3接口速率。每個(gè)eTSEC支持多種標(biāo)準(zhǔn)的媒體無(wú)關(guān)接口，2個(gè)eTSECs可提供靈活的選擇配置，支持不同速度的連通性及控制訪問(wèn)功能。

eTSEC能夠自動(dòng)識(shí)別與提取承載在以太網(wǎng)上的標(biāo)準(zhǔn)與非標(biāo)準(zhǔn)協(xié)議，包括對(duì)IPv4、IPv6與TCP/UDP包的識(shí)別及提取。eTSEC還可實(shí)現(xiàn)TCP/IP協(xié)議棧的加速。接口模式可配置為MII、GMII、TBI、RTBI、RGMII、RMII、8位FIFO和16位FIFO模式[2]。eTSEC功能模塊結(jié)構(gòu)框圖如圖2所示。

圖2 eTSEC功能模塊結(jié)構(gòu)框圖

用eTSEC實(shí)現(xiàn)高速以太網(wǎng)接口，需要對(duì)參數(shù)和寄存器等進(jìn)行設(shè)置，具體如下：①先設(shè)置默認(rèn)的參數(shù)；于進(jìn)行buffer descriptor(BD)設(shè)置，BD格式如表1所示；③進(jìn)行寄存器的初始化及參數(shù)RAM區(qū)的設(shè)置；④設(shè)置使能，進(jìn)行數(shù)據(jù)的發(fā)送和接收，此時(shí)可通過(guò)設(shè)置環(huán)回驗(yàn)證接收的數(shù)據(jù)是否正確。

表1 BD結(jié)構(gòu)示意圖

3.2 用QUICC機(jī)實(shí)現(xiàn)高速以太網(wǎng)接口

QUICC機(jī)技術(shù)是一個(gè)可編程片上系統(tǒng)(SoC)功能塊，可以加快通信協(xié)議的運(yùn)行。它采用2個(gè)RISC引擎，而不是1個(gè)CPM引擎，提供達(dá)到以前4倍的吞吐量。QUICC機(jī)技術(shù)則增加了第3層和更高層的功能，以執(zhí)行各種任務(wù)，如互通、轉(zhuǎn)發(fā)、交換和分析，還提供集成的多協(xié)議處理和互通功能，速度高達(dá)1.2 GBytes，通過(guò)降低輔助Power Architecture處理器內(nèi)核的工作負(fù)載來(lái)增強(qiáng)整個(gè)系統(tǒng)的性能。此外，QUICC機(jī)技術(shù)實(shí)現(xiàn)了與以前CPM的軟件兼容和微代碼兼容。

QUICC機(jī)是PowerQUICC處理器內(nèi)部集成的功能模塊，內(nèi)部集成了多種通信外圍控制器[4]，可集成到芯片中用于構(gòu)建多種功能模塊的設(shè)計(jì)，用QUICC機(jī)實(shí)現(xiàn)高速以太網(wǎng)接口功能模塊結(jié)構(gòu)圖如圖3所示。

圖3 UEC功能模塊結(jié)構(gòu)框圖

用QUICC機(jī)實(shí)現(xiàn)高速以太網(wǎng)接口，需要對(duì)一些參數(shù)和寄存器等進(jìn)行設(shè)置，具體同eTSEC，但此處需通過(guò)配置寄存器進(jìn)行并行口的初始化。

4 2種高速以太網(wǎng)接口的性能比較

TestCenter測(cè)試儀是思博倫公司開(kāi)發(fā)的一款功能強(qiáng)大的測(cè)試管理工具，可以真實(shí)地模擬實(shí)際網(wǎng)絡(luò)的場(chǎng)景和流量模式的真實(shí)鏡像，可以測(cè)量網(wǎng)絡(luò)的接入/路由/交換、安全性和移動(dòng)性等。下面通過(guò)SPIRENT TestCenter測(cè)試儀測(cè)試2種高速以太網(wǎng)口的性能[5,6]，物理連接如圖4所示。

圖4 用SPIRENT TestCenter測(cè)試高速以太網(wǎng)接口性能的物理連接圖

圖4中，連接3、5表示ETSEC1與ETSEC2之間3層轉(zhuǎn)發(fā)；連接4、6表示QUICC機(jī)UCC1與UCC2之間3層轉(zhuǎn)發(fā)。在電路板和SPIRENT TestCenter測(cè)試儀進(jìn)行相應(yīng)的設(shè)置，啟動(dòng)測(cè)試儀開(kāi)始側(cè)試。測(cè)試結(jié)果如表2和表3所示。

表2 eTSEC實(shí)現(xiàn)的高速以太網(wǎng)接口之間三層轉(zhuǎn)發(fā)性能表

表3 QUICC機(jī)實(shí)現(xiàn)的高速以太網(wǎng)接口之間三層轉(zhuǎn)發(fā)性能表

5 結(jié)束語(yǔ)

提出了基于PowerQUICC處理器的2種高速以太網(wǎng)接口設(shè)計(jì)方案。設(shè)計(jì)方案具有通用性強(qiáng)、控制方便可靠和成本低等特點(diǎn)。將2種設(shè)計(jì)應(yīng)用于測(cè)試系統(tǒng)進(jìn)行實(shí)驗(yàn)驗(yàn)證，結(jié)果表明都能滿足工程要求，目前2種高速以太網(wǎng)接口都已應(yīng)用到工程中。

[1]戴梅萼.微型計(jì)算機(jī)技術(shù)及應(yīng)用[M].北京:清華大學(xué)出版社, 2008.

[2]PowerQUICC Processor User Manual.Version 1[R].FreeScale Corp,2007.

[3]Integrated 10/100/1000 Ultra Gigabit Ethernet Transceiver. Version H[R].Marvell Corp,2006.

[4]QUICC Engine Block Reference Manual with Protocol Interworking.Version 4.4[R].FreeScale Corp.2012.

[5]SEIFERT R.千兆以太網(wǎng)技術(shù)與應(yīng)用[M].郎波,等,譯.北京:機(jī)械工業(yè)出版社,2000.

[6]信息產(chǎn)業(yè)電信傳輸研究所.千兆比以太網(wǎng)交換機(jī)測(cè)試方法[M].北京:人民郵電出版社,2001.

Design on High-speed Ethernet Interface Based Power on Processor QUICC

ZHOU Yu-juan
(The 54th Research Institute of CETC,Shijiazhuang Hebei 050081,China)

The PowerQUICC processor is specially designed to realize the integration,compatibility and cost reduction.This processor is developed with SoC platform based on e500 Power Architecture technology,and adopts the QUICC Engine technology and the integrated security engine.This paper mainly introduces a high-performance communication processing module based on PowerQUICC processors and two kinds of high-speed Ethernet interfaces based on the processing module,including the high-speed Ethernet interface based on eTSEC and the high-speed Ethernet interface based on QUICC engine.Finally,the performances of two interfaces are tested and compared.

PowerQUICC;eTSEC;QUICC engine;performance

TP393

A

1008-1739(2014)05-54-3

定稿日期：2014-02-12