黃云　連恒輝

摘 要： 設(shè)計(jì)了一款造價(jià)低，體積小，操作簡單，適用性廣的搶答器。該搶答器是基于MAX+PLUSII軟件，在FPGA芯片上設(shè)計(jì)的，可實(shí)現(xiàn)多人智力競賽搶答。

關(guān)鍵詞： 智力搶答器； 多人搶答； MAX+PULSII軟件； FPGA芯片

中圖分類號(hào)：TP211+.5 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1006-8228（2014）01-29-03

0 引言

本文所介紹的智力競賽搶答器，具有廣泛的適用性。通過改變硬件電路接線，施加時(shí)鐘信號(hào)頻率，以及進(jìn)行軟件調(diào)試，使之可以靈活改變搶答者人數(shù)、回答問題時(shí)間和蜂鳴提醒時(shí)間等。本文選取一個(gè)實(shí)例介紹其原理。

1 開發(fā)條件

1.1 知識(shí)基礎(chǔ)

⑴ 熟練使用MAX+PLUSII軟件。

⑵ 學(xué)習(xí)數(shù)字電路基礎(chǔ)課程。

⑶ 了解《GW48-CK EDA實(shí)驗(yàn)開發(fā)系統(tǒng)簡介》，了解連接方式。

1.2 所用原件

⑴ GW48系列EDA/SOC驗(yàn)開發(fā)系統(tǒng)（提供有目標(biāo)芯片F(xiàn)PGA-型號(hào)EP1K30TC144-3、數(shù)碼顯示器、二極管、三極管、鈕子開關(guān)、晶振等資源）。

⑵ 電路設(shè)計(jì)建議采用下列器件：74175、74147、74192、7448、ANDX、ORX、NOT等。

2 實(shí)現(xiàn)的功能

⑴ 有4路搶答；

⑵ 數(shù)字顯示搶答組別；

⑶ 由主持人復(fù)位后方可搶答；

⑷ 聲音提示已有人搶答；

⑸ 搶答成功后，有60秒的回答問題時(shí)間，并顯示倒計(jì)時(shí)；

⑹ 最后五秒蜂鳴提示；

⑺ 搶答只需一次按鍵即可，無需一直按住。

3 電路基本原理

3.1 搶答控制

電路采用74175（4D觸發(fā)器），其原理圖如圖1所示，四個(gè)D輸入分別為四個(gè)搶答者開關(guān)（P1，P2，P3，P4），CL為主持人復(fù)位開關(guān)，主持人按動(dòng)開關(guān)CLRN接0， 芯片置0，此時(shí)各搶答者輸出均為低電平，搶答開始。此后，若上升沿有人先搶答，假定為P1，則CLK出現(xiàn)高電平，產(chǎn)生上升沿，則1Q輸出高電平，且不管接下來各搶答者搶答情況如何，由于1Q=1，CLK始終為1，無上升沿，因此各輸出端保持當(dāng)前狀態(tài)。只有CL開通，芯片置0，才能改變狀態(tài)，再次搶答。

3.2 數(shù)字顯示搶答組別

為了顯示搶答組別，采用74147（優(yōu)先編碼器）對(duì)輸出編碼，其原理圖如圖2所示。由于74147輸入/輸出為低電平有效，在其輸入/輸出均加入了非門，所以能使其正確的顯示組別。

3.3 回答問題倒計(jì)時(shí)

實(shí)驗(yàn)中，倒計(jì)時(shí)設(shè)定為60s，采用的是74192（十進(jìn)制計(jì)數(shù)器），因此需兩塊芯片聯(lián)合使用實(shí)現(xiàn)60進(jìn)制計(jì)數(shù)。原理圖如圖3所示，左邊是十位，右邊個(gè)位。倒計(jì)時(shí)是在有人搶答成功開始計(jì)數(shù)的，將搶答者輸出做'或'運(yùn)算后，分別接入兩計(jì)數(shù)器的置數(shù)端（十位置6，個(gè)位置0），一旦有搶答者搶答，LDN高電平，不置數(shù)，倒計(jì)時(shí)開始。采用減法計(jì)數(shù)，因此將1HZ的時(shí)鐘信號(hào)CP接上個(gè)位的DN，同時(shí)將個(gè)位的BON接十位的DN。在此需說明一個(gè)問題：BON是低電平有效，當(dāng)計(jì)數(shù)一輪后有借位時(shí)，輸出為低電平，有讀者會(huì)有疑問：為何不把其先反相從而產(chǎn)生上升沿再接入十位的DN？這是因?yàn)?，BON輸出值還跟CP有關(guān)。設(shè)當(dāng)CP上升沿到來時(shí)，個(gè)位計(jì)數(shù)器數(shù)到0000，由于CP上升沿后為高電平，BON為高電平，此后CP變?yōu)榈碗娖?，BON變?yōu)榈碗娖剑珻P下個(gè)上升沿一到，計(jì)數(shù)器變?yōu)?001，BON同時(shí)也變?yōu)楦唠娖?，此時(shí)給十位計(jì)數(shù)器DN一個(gè)上升沿，十位計(jì)數(shù)器計(jì)數(shù)，實(shí)現(xiàn)了十位、個(gè)位同時(shí)變化。相反，如果將BON先反相，則十位會(huì)先于個(gè)位變化。最后當(dāng)60s計(jì)數(shù)完畢之后，為了停止計(jì)數(shù)，將十位計(jì)數(shù)器BON反相后分別接兩個(gè)計(jì)數(shù)器的CLR清0。

3.4 搶答蜂鳴器提示

結(jié)合計(jì)數(shù)器設(shè)計(jì)了蜂鳴器提示，其原理圖如圖4所示，圖4中計(jì)數(shù)器為十位計(jì)數(shù)器，沒人搶答時(shí)計(jì)數(shù)器置6。S2，S3均為1，當(dāng)有人搶答成功時(shí)，四輸出'或'變?yōu)?，蜂鳴器響，同時(shí)計(jì)數(shù)器停止置數(shù)，在CP上升沿到來時(shí)十位計(jì)數(shù)器變?yōu)?，同時(shí)蜂鳴器停止響，蜂鳴器響的時(shí)間為搶答開始時(shí)到CP下個(gè)上升沿的時(shí)間。

3.5 倒計(jì)時(shí)最后5秒提示

倒數(shù)時(shí)最后5秒十位為0000，個(gè)位為0101，0100，0011，0010，0001時(shí)蜂鳴器均需要響，個(gè)位為1001，1000，0111，0110，0000，均不能響（0000不能響的原因是倒計(jì)時(shí)完后一直清0）。注意表達(dá)式：G2G3+G4，當(dāng)個(gè)位為5，4，3，2，1，0時(shí)表達(dá)式恒為0，個(gè)位為9，8，7，6時(shí)表達(dá)式恒為1，因此將十位的S3，S2，S1和G2G3+G4經(jīng)'或非'運(yùn)算后可實(shí)現(xiàn)5，4，3，2，1，0蜂鳴器響，為了使0不響，可以使G1，G2，G3，G4'或非'后與S3，S2，S1，G2G3+G4一起'或非'，可以實(shí)現(xiàn)倒數(shù)5秒輸出為1，為了讓蜂鳴器能響5下，將上面得到的輸出與CP'與'后可以讓蜂鳴器在最后5秒響5下，其原理圖如圖5所示。

3.6 各分電路組合

最后一步是將各功能電路組合在一起。系統(tǒng)總的電路原理圖如圖6所示。

4 仿真與調(diào)試

波形圖的仿真圖如圖7，圖8，圖9所示，仿真圖中P1，P2，P3，P4為搶答者波形，CL為主持人波形，CP為時(shí)鐘波形，F(xiàn)為搶答提示蜂鳴器波形，F(xiàn)2為搶答倒計(jì)時(shí)5秒提示蜂鳴器波形，S為倒計(jì)時(shí)十位數(shù)波形，G為倒計(jì)時(shí)個(gè)位數(shù)波形。仿真圖中主持人按了兩次復(fù)位鍵，第一次P1搶到，且F提示蜂鳴器響，此后60秒倒計(jì)時(shí)后能停止計(jì)數(shù)，且最后5秒F2提示蜂鳴器響了5下（在倒計(jì)時(shí)完后有非常短暫的毛刺，其影響可以忽略），主持人第二次復(fù)位后，仍可以正常搶答，此次被3搶到。仿真結(jié)果與設(shè)計(jì)的理想結(jié)果相符。

5 結(jié)束語

通過仿真與實(shí)驗(yàn)，驗(yàn)證了本智力搶答器設(shè)計(jì)的正確性與可行性；并且可以通過改變電路參數(shù)和結(jié)構(gòu)，改變回答倒計(jì)時(shí)時(shí)間和最后蜂鳴時(shí)間，使本智力搶答器具有靈活性，能適用于不同的場合，使產(chǎn)品具有更廣的市場。與目前市場上流通的搶答器比較，該搶答器顯得更加靈活，造價(jià)更低，適用于一些組裝愛好者及中低消費(fèi)人群使用。今后還需要對(duì)該智力搶答器添加更具時(shí)代元素的功能，以及實(shí)現(xiàn)更高的可靠性。

參考文獻(xiàn)：

[1] 周躍慶.MAX+PLUSII操作指南[M].自動(dòng)化學(xué)院，2008.

[2] 周躍慶.數(shù)字電子技術(shù)基礎(chǔ)教程[M].天津大學(xué)出版社，2006.

[3] 王志鵬，付麗琴.可編程邏輯器件開發(fā)技術(shù) MAX+PLUSII[M].國防工

業(yè)出版社，2005.

[4] 盧飛躍.紅外遙控多路搶答器的設(shè)計(jì)[J].番禺職業(yè)技術(shù)學(xué)報(bào)，2003：

59-68

[5] 馬軻瀛.八路數(shù)字搶答器系統(tǒng)[J].華商，2007.30（9）：167-172

[6] 李燕，宋芳.多路搶答器設(shè)計(jì)[J].湘潭師范學(xué)院學(xué)報(bào)，2004.2.